[發(fā)明專(zhuān)利]用于將處理器置于逐漸緩慢的操作模式的系統(tǒng)和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200710096782.3
• 申請(qǐng)日: 2007-04-12
• 公開(kāi)（公告）號(hào): CN101055531A
• 公開(kāi)（公告）日: 2007-10-17
• 發(fā)明（設(shè)計(jì)）人: 羅納德·霍爾;克里斯托弗·M·阿伯納西;庫(kù)爾特·A·費(fèi)斯特;小阿爾伯特·J·范諾斯特蘭
• 申請(qǐng)（專(zhuān)利權(quán)）人: 國(guó)際商業(yè)機(jī)器公司
• 主分類(lèi)號(hào): G06F9/46
• 分類(lèi)號(hào): G06F9/46
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 黃小臨;王志森

1.一種在數(shù)據(jù)處理裝置中用于擺脫活鎖狀態(tài)的方法，包括：

檢測(cè)所述數(shù)據(jù)處理裝置中的活鎖狀態(tài)；

在持續(xù)檢測(cè)到所述活鎖狀態(tài)的同時(shí)，由數(shù)據(jù)處理裝置通過(guò)延遲數(shù)據(jù)處理裝置的處理器流水線(xiàn)中的指令的發(fā)行而按遞增的處理器周期數(shù)逐漸地減緩對(duì)指令的處理；以及

響應(yīng)于檢測(cè)到所述活鎖狀態(tài)已被打破，使得所述數(shù)據(jù)處理裝置恢復(fù)到全速操作模式。

2.如權(quán)利要求1所述的方法，其中，所述由數(shù)據(jù)處理裝置逐漸地減緩對(duì)指令的處理包括：

根據(jù)分階段方案，響應(yīng)于檢測(cè)到所述活鎖狀態(tài)，將數(shù)據(jù)處理裝置設(shè)置到減速操作模式，其中，所述分階段方案具有多個(gè)階段，所述多個(gè)階段按照不同的處理器周期數(shù)量來(lái)減慢指令的處理。

3.如權(quán)利要求2所述的方法，其中，所述將數(shù)據(jù)處理裝置設(shè)置到減速操作模式包括：

將由數(shù)據(jù)處理裝置進(jìn)行的指令的處理減慢到一第一操作減慢階段；

確定所述活鎖狀態(tài)在減慢由數(shù)據(jù)處理裝置進(jìn)行的指令的處理之后是否持續(xù)；和

如果所述活鎖狀態(tài)在將指令的處理減慢到第一操作減慢階段之后持續(xù)，則將由數(shù)據(jù)處理裝置進(jìn)行的指令的處理減慢到一第二操作減慢階段。

4.如權(quán)利要求3所述的方法，其中，與第一操作減慢階段相比，第二操作減慢階段使得由數(shù)據(jù)處理裝置在處理器流水線(xiàn)的發(fā)行單元中進(jìn)行的指令的發(fā)行延遲更大數(shù)目的處理器周期。

5.如權(quán)利要求4所述的方法，其中，第二操作減慢階段使得由數(shù)據(jù)處理裝置進(jìn)行的指令的發(fā)行延遲的處理器周期數(shù)目是第一操作減慢階段使得由數(shù)據(jù)處理裝置進(jìn)行的指令的發(fā)行延遲的處理器周期數(shù)目的2倍。

6.如權(quán)利要求3所述的方法，其中，與第一操作減慢階段相比，第二操作減慢階段與更嚴(yán)重的活鎖狀態(tài)相關(guān)聯(lián)。

7.如權(quán)利要求1所述的方法，其中，所述檢測(cè)數(shù)據(jù)處理裝置中的活鎖狀態(tài)包括：檢測(cè)在沒(méi)有完成指令的情況下特殊指令刷新的數(shù)目達(dá)到預(yù)定閾值以及在沒(méi)有完成指令的情況下指令重新發(fā)行的次數(shù)達(dá)到預(yù)定閾值中的至少一個(gè)。

8.如權(quán)利要求2所述的方法，其中，所述分階段方案的最后階段將由數(shù)據(jù)處理裝置進(jìn)行的指令的處理減慢到連續(xù)的單步操作模式，該連續(xù)的單步操作模式僅僅允許一個(gè)指令發(fā)行，而不允許其它指令發(fā)行，直到所述一個(gè)指令完成為止。

9.一種發(fā)行單元，被包括在處理器流水線(xiàn)中，該處理器流水線(xiàn)被包括在數(shù)據(jù)處理裝置中，所述發(fā)行單元包括：

用于檢測(cè)處理器流水線(xiàn)中的活鎖狀態(tài)的模塊；

用于在持續(xù)檢測(cè)到所述活鎖狀態(tài)的同時(shí)通過(guò)延遲處理器流水線(xiàn)中的指令的發(fā)行使得按增加數(shù)目的處理器周期逐漸地減緩由處理器流水線(xiàn)進(jìn)行的指令的處理的模塊；以及

用于響應(yīng)于檢測(cè)到所述活鎖狀態(tài)已被打破使得所述處理器流水線(xiàn)恢復(fù)到全速操作模式的模塊。

10.如權(quán)利要求9所述的發(fā)行單元，其中，所述發(fā)行單元通過(guò)下述步驟逐漸地減緩由處理器流水線(xiàn)進(jìn)行的指令的處理：

根據(jù)分階段方案，響應(yīng)于檢測(cè)到所述活鎖狀態(tài)，將處理器流水線(xiàn)設(shè)置到減速操作模式，其中，所述分階段方案具有多個(gè)階段，所述多個(gè)階段按照不同的處理器周期數(shù)量來(lái)減慢指令的處理。

11.如權(quán)利要求10所述的發(fā)行單元，其中，所述發(fā)行單元通過(guò)下述步驟將處理器流水線(xiàn)設(shè)置到減速操作模式：

將由處理器流水線(xiàn)進(jìn)行的指令的處理減慢到一第一操作減慢階段；

確定所述活鎖狀態(tài)在減慢由處理器流水線(xiàn)進(jìn)行的指令的處理之后是否持續(xù)；和

如果所述活鎖狀態(tài)在將指令的處理減慢到第一操作減慢階段之后持續(xù)，則將由處理器流水線(xiàn)進(jìn)行的指令的處理減慢到一第二操作減慢階段。

12.如權(quán)利要求11所述的發(fā)行單元，其中，與第一操作減慢階段相比，第二操作減慢階段使得由處理器流水線(xiàn)進(jìn)行的指令的發(fā)行延遲更大數(shù)目的處理器周期。

13.如權(quán)利要求12所述的發(fā)行單元，其中，第二操作減慢階段使得由處理器流水線(xiàn)進(jìn)行的指令的發(fā)行延遲的處理器周期數(shù)目是第一操作減慢階段使得由處理器流水線(xiàn)進(jìn)行的指令的發(fā)行延遲的處理器周期數(shù)目的2倍。

14.如權(quán)利要求11所述的發(fā)行單元，其中，與第一操作減慢階段相比，第二操作減慢階段與更嚴(yán)重的活鎖狀態(tài)相關(guān)聯(lián)。