[發明專利]可供堆疊的半導體裝置及其制法

無效

• 申請號: 200710096355.5
• 申請日: 2007-04-13
• 公開（公告）號: CN101286459A
• 公開（公告）日: 2008-10-15
• 發明（設計）人: 黃建屏;張錦煌;黃致明;柯俊吉
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/60;H01L23/482;H01L25/00;H01L25/065;H01L23/488
• 代理公司: 北京紀凱知識產權代理有限公司
• 代理人: 程偉;王錦陽

1.?一種可供堆疊的半導體裝置的制法，包括：

提供一具有多個芯片的晶片，所述芯片及晶片具有相對的主動面及非主動面，且于各該芯片主動面上設有多個焊墊，以于相鄰芯片焊墊間形成溝槽；

于該溝槽處形成第一金屬層，并令該第一金屬層電性連接至芯片焊墊；

薄化該晶片非主動面至該溝槽處，以使該第一金屬層相對外露于該晶片非主動面；

于該晶片非主動面上設置一絕緣層，并令該絕緣層形成有開口以外露出該第一金屬層；

于該絕緣層開口處形成第二金屬層，并使該第二金屬層電性連接至該第一金屬層；以及

分離各該芯片，以形成多個可供堆疊的半導體裝置。

2.?根據權利要求1所述的可供堆疊的半導體裝置的制法，其中，該第一金屬層的制法包括：

于該晶片主動面上形成一導電層；

于該導電層上覆蓋一抗蝕劑層，并使該抗蝕劑層形成有對應該溝槽的開口；

進行電鍍制造過程，以于該抗蝕劑層開口的溝槽位置形成第一金屬層，并令該第一金屬層電性連接至芯片焊墊；以及

移除該抗蝕劑層及其所覆蓋的導電層。

3.?根據權利要求2所述的可供堆疊的半導體裝置的制法，其中，該導電層為鈦/銅(Ti/Cu)、鈦化鎢/銅(TiW/Cu)、鈦化鎢/金(TiW/Au)、鋁/鎳釩/銅(Al/NiV/Cu)、鎳釩/銅(NiV/Cu)、鈦/鎳釩/銅(Ti/NiV/Cu)以及鈦化鎢/鎳釩/銅(TiW/NiV/Cu)的其中之一。

4.?根據權利要求2所述的可供堆疊的半導體裝置的制法，其中，該第一金屬層包括厚銅層、鎳層及焊錫材料。

5.?根據權利要求2所述的可供堆疊的半導體裝置的制法，其中，該第一金屬層為金。

6.?根據權利要求1所述的可供堆疊的半導體裝置的制法，其中，在薄化該晶片非主動面前，將該晶片以其主動面間隔一粘著層而粘著于一承載件上，以供薄化該晶片非主動面至該溝槽處。

7.?根據權利要求1所述的可供堆疊的半導體裝置的制法，其中，該第二金屬層的制法包括：

于該晶片非主動面及絕緣層上形成導電層；

于該導電層上覆蓋一抗蝕劑層，且令該抗蝕劑層形成有開口以外露出該絕緣層開口；

接著通過電鍍方式，以于該抗蝕劑層開口中形成第二金屬層，并使該第二金屬層電性連接至該第一金屬層；以及

移除該抗蝕劑層及其所覆蓋的導電層。

8.?根據權利要求7所述的可供堆疊的半導體裝置的制法，其中，該導電層為鈦/銅(Ti/Cu)、鈦化鎢/銅(TiW/Cu)、鈦化鎢/金(TiW/Au)、鋁/鎳釩/銅(Al/NiV/Cu)、鎳釩/銅(NiV/Cu)、鈦/鎳釩/銅(Ti/NiV/Cu)以及鈦化鎢/鎳釩/銅(TiW/NiV/Cu)的其中之一。

9.?根據權利要求7所述的可供堆疊的半導體裝置的制法，其中，該第二金屬層包括有鎳、銅層及焊錫材料。

10.?根據權利要求7所述的可供堆疊的半導體裝置的制法，其中，該第二金屬層為錫層。

11.?根據權利要求1所述的可供堆疊的半導體裝置的制法，還包括將其中一半導體裝置利用其芯片非主動面上第二金屬層堆疊并電性連接至另一半導體裝置的芯片主動面上的第一金屬層，藉以構成多芯片的堆疊結構。

12.?根據權利要求11所述的可供堆疊的半導體裝置的制法，其中，該第二金屬層及第一金屬層的電性連接是通過回焊結合及熱壓形成共金結構的其中一方式完成。

13.?根據權利要求1所述的可供堆疊的半導體裝置的制法，其中，相鄰芯片焊墊間形成溝槽后，還可于該溝槽內形成聚合膠層的絕緣層，并令該聚合膠層形成凹槽，再于該晶片主動面及該凹槽上形成第一金屬層。

14.?根據權利要求13所述的可供堆疊的半導體裝置的制法，其中，該聚合膠層的材質為聚酰亞胺及苯環丁烯的其中之一。