[發明專利]電源電路及電源供給方法

有效

• 申請號: 200710094575.4
• 申請日: 2007-12-19
• 公開（公告）號: CN101464698A
• 公開（公告）日: 2009-06-24
• 發明（設計）人: 張寧;王楠;古炯鈞;周平
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: G05F1/10
• 分類號: G05F1/10
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 顧繼光

技術領域

本發明涉及一種電路，尤其是一種電源電路。本發明還涉及一種電源供給方法。

背景技術

現有的預調整電源電路是由一個可耐高壓帶隙基準電路產生一個參考電壓和電流偏執，為低壓帶隙基準電路的啟動提供參考電壓和電流偏執。但由于電源電壓的變化范圍大，在整個溫度范圍內高壓帶隙基準電壓的性能并不好，參考電壓和電流偏執的變化范圍大，電路設計難度很大，而且耐高壓的帶隙基準電路結構復雜，成本高。

發明內容

本發明所要解決的技術問題是提供一種電源電路，以及一種采用該電源電路實現的電源供給方法，能夠采用較為簡單的電路結構，降低電源電路的成本，并且實現電源的穩定輸出，具有較快的響應速度。

為解決上述技術問題，本發明電源電路的技術方案是，包括電壓嵌位電路，所述電壓嵌位電路的電壓輸出端連接到一個帶隙基準電路的電源輸入端，所述帶隙基準電路參考電壓和參考電流的輸出端連接到一個電壓校準電路，所述電壓校準電路的校準電壓輸出端也連接到所述帶隙基準電路的電源輸入端，所述電壓嵌位電路包括兩個高壓PMOS管，分別為第一高壓PMOS管和第二高壓PMOS管，所述第二高壓PMOS管的柵極接收電源重啟信號，所述第二高壓PMOS管的柵極通過一個時間延時部件連接到第一高壓PMOS管的柵極，電源端連接到所述第一高壓PMOS管的源極，所述第一高壓PMOS管的漏極通過一個限流電阻連接到所述第二高壓PMOS管的源極，所述第二高壓PMOS管的漏極連接到一個第三PMOS管的源極，所述第三PMOS管的柵極、漏極，以及一個NMOS管的柵極、漏極都連接在一起，所述NMOS管的源極連接到一個PNP管的發射極，所述PNP管的基極和集電極都接地，所述第二高壓PMOS管的源極為所述電壓嵌位電路的輸出端。

本發明電源供給方法的技術方案是，先由電壓嵌位電路為帶隙基準電路提供一個粗略的電源電壓，所述帶隙基準電路在該粗略的電源電壓下向電壓校準電路輸出參考電壓和參考電流，所述電壓校準電路接收該參考電壓和參考電流后，向所述帶隙基準電路輸出校準電壓，此后關閉電壓嵌位電路，所述帶隙基準電路不再由電壓嵌位電路驅動，而由電壓校準電路提供的校準電壓作為電源電壓驅動。

本發明通過采用電壓嵌位電路對帶隙基準電路提供粗略電壓的方式，大大簡化了電路的結構，降低電源電路的成本，并且實現電源的穩定輸出，還具有較快的響應速度。

附圖說明

下面結合附圖和實施例對本發明作進一步詳細的說明：

圖1為本發明電源電路的電路圖；

圖2為本發明電源電路中輸入信號的時序圖。

具體實施方式

本發明提供了一種電源電路，如圖1所示，包括電壓嵌位電路，所述電壓嵌位電路的電壓輸出端連接到一個帶隙基準電路的電源輸入端，所述帶隙基準電路參考電壓和參考電流的輸出端連接到一個電壓校準電路，所述電壓校準電路的校準電壓輸出端也連接到所述帶隙基準電路的電源輸入端。

所述電壓嵌位電路包括兩個高壓PMOS管，分別為第一高壓PMOS管和第二高壓PMOS管，第二高壓PMOS管的柵極接收電源重啟信號HRSTB，所述第二高壓PMOS管的柵極通過一個時間延時部件DELAY連接到第一高壓PMOS管的柵極，電源端VDD連接到所述第一高壓PMOS管的源極，所述第一高壓PMOS管的漏極通過一個限流電阻連接到所述第二高壓PMOS管的源極，所述第二高壓PMOS管的漏極連接到一個第三PMOS管的源極，所述第三PMOS管的柵極、漏極，以及一個NMOS管的柵極、漏極都連接在一起，所述NMOS管的源極連接到一個PNP管的發射極，所述PNP管的基極和集電極都接地，所述第二高壓PMOS管的源極為所述電壓嵌位電路的輸出端。

圖2所示為電源重啟信號HRSTB和電源VDD的信號時序，電源VDD加電壓之后，當升高到虛線所示的Vtrig之后，所述電源電路就可以開始工作了，在此之后外部電路提供的電源重啟信號HRSTB變成高電平，使整個電源電路完成啟動并正常工作。

所述電壓校準電路的校準電壓輸出端通過一個二極管連接到所述帶隙基準電路的電源輸入端，所述二極管的陽極連接所述電壓校準電路的校準電壓輸出端，所述二極管的陰極連接所述帶隙基準電路的電源輸入端。利用二極管的單向導電性，保證電流的輸出方向。