[發(fā)明專利]MOS晶體管的形成方法無(wú)效
| 申請(qǐng)?zhí)枺?/td> | 200710094473.2 | 申請(qǐng)日: | 2007-12-13 |
| 公開(kāi)(公告)號(hào): | CN101459081A | 公開(kāi)(公告)日: | 2009-06-17 |
| 發(fā)明(設(shè)計(jì))人: | 趙猛;王津洲 | 申請(qǐng)(專利權(quán))人: | 中芯國(guó)際集成電路制造(上海)有限公司 |
| 主分類號(hào): | H01L21/336 | 分類號(hào): | H01L21/336;H01L21/266 |
| 代理公司: | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人: | 李 麗 |
| 地址: | 201203*** | 國(guó)省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | mos 晶體管 形成 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域,尤其涉及一種具有超淺結(jié)的MOS晶體管的形成方法。
背景技術(shù)
隨著半導(dǎo)體制造技術(shù)以及相關(guān)配套技術(shù)的不斷發(fā)展進(jìn)步,在單位面積內(nèi)容納的晶體管數(shù)目不斷增加,集成電路集成度越來(lái)越高,每個(gè)晶體管的尺寸越來(lái)越小。當(dāng)晶體管尺寸縮小時(shí),其柵極的長(zhǎng)度也會(huì)隨之變短。隨著柵極長(zhǎng)度的不斷縮短,要求源/漏極以及源/漏極延伸區(qū)(Source/Drain?Extension)相應(yīng)地變淺,當(dāng)前工藝水平要求半導(dǎo)體器件的源/漏極結(jié)的深度小于1000埃,而且最終可能要求結(jié)的深度在200?;蛘吒〉臄?shù)量級(jí)?,F(xiàn)有技術(shù)中,為了形成p+/n型和n+/p型超淺結(jié),通過(guò)在具有柵極結(jié)構(gòu)的半導(dǎo)體襯底上沉積一層氮化硅層作為一個(gè)緩沖層,然后再向半導(dǎo)體襯底中的摻雜阱內(nèi)進(jìn)行離子注入,以克服現(xiàn)有技術(shù)的低能注入的困難。
但是隨著柵極長(zhǎng)度的縮短,在離子注入過(guò)程中,出現(xiàn)了很多影響晶體管正常工作的負(fù)面效應(yīng),比如短溝道效應(yīng)(Shot?Channel?Effect,SCE)。
現(xiàn)有形成MOS晶體管過(guò)程中,用鍺碳共同注入形成非晶化半導(dǎo)體襯底來(lái)解決短溝道效應(yīng),具體工藝如圖1至圖4。參考圖1,提供半導(dǎo)體襯底100,所述半導(dǎo)體襯底100中形成有隔離結(jié)構(gòu)101,隔離結(jié)構(gòu)101之間的區(qū)域?yàn)橛性磪^(qū)102;在有源區(qū)102的半導(dǎo)體襯底100中摻雜離子,形成摻雜阱103;在有源區(qū)102的半導(dǎo)體襯底100上依次形成柵介質(zhì)層104與柵極105,所述柵介質(zhì)層104與柵極105構(gòu)成柵極結(jié)構(gòu)106。
如圖2所示,以柵極結(jié)構(gòu)106為掩模,在半導(dǎo)體襯底100內(nèi)進(jìn)行鍺非晶化注入,形成鍺非晶化注入?yún)^(qū)108。進(jìn)行所述鍺非晶化注入的目的在于抵制后續(xù)離子瞬時(shí)增強(qiáng)擴(kuò)散效應(yīng)(TED)而造成的短溝道器件關(guān)斷電流增大等特性退化問(wèn)題缺點(diǎn)。再以柵極結(jié)構(gòu)106為掩模,在半導(dǎo)體襯底100內(nèi)進(jìn)行碳注入,以消除鍺作為重離子注入帶來(lái)的缺陷。
如圖3所示,繼續(xù)以柵極結(jié)構(gòu)106為掩模,進(jìn)行離子注入,在半導(dǎo)體襯底100內(nèi)形成源/漏極延伸區(qū)110。
如圖4所示,在柵極結(jié)構(gòu)106兩側(cè)形成側(cè)墻112;以側(cè)墻112及柵極結(jié)構(gòu)106為掩模,在柵極結(jié)構(gòu)106兩側(cè)的半導(dǎo)體襯底100中進(jìn)行離子注入,形成源/漏極114。最后,對(duì)半導(dǎo)體襯底100進(jìn)行退火,使注入的各種離子擴(kuò)散均勻。
在中國(guó)專利申請(qǐng)200510029146還可以發(fā)現(xiàn)更多與上述技術(shù)方案相關(guān)的信息,注入鍺非晶化半導(dǎo)體襯底。
隨著半導(dǎo)體器件例如MOS晶體管的尺寸進(jìn)入65nm,器件的溝道長(zhǎng)度進(jìn)一步減小,短溝道效應(yīng)更加明顯,引起MOS晶體管的結(jié)漏電,因此,為了降低短溝道效應(yīng),及形成超淺結(jié),用鍺碳共同注入以形成非晶化層及抑制瞬態(tài)增強(qiáng)擴(kuò)散效應(yīng)。但是這種離子注入工藝存在以下缺點(diǎn):1、需要通過(guò)鍺+碳+硼或磷或砷三次離子注入才能形成源/漏極延伸區(qū),并達(dá)到超淺結(jié)的目的,多次注入離子使工藝成本上升。2、在進(jìn)行鍺非晶化注入,以削弱后續(xù)形成硼或磷或砷離子注入時(shí)的短溝道效應(yīng)時(shí),由于鍺本身的原子量和原子半徑較大,在離子注入時(shí)本身會(huì)造成半導(dǎo)體襯底硅中的缺陷和損傷,在隨后的退火過(guò)程中難以完全消除,易產(chǎn)生瞬時(shí)增強(qiáng)擴(kuò)散效應(yīng),造成短溝道器件特性退化和結(jié)漏電更大。3、碳注入目的是為了與半導(dǎo)體襯底硅中的缺陷反應(yīng),以消除鍺作為重離子注入帶來(lái)的缺陷,但是碳注入會(huì)退化硼或磷或砷離子的電激活并造成結(jié)漏電增大。
發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種MOS晶體管的形成方法,防止短溝道效應(yīng)、減小結(jié)漏電及簡(jiǎn)化工藝。
為解決上述問(wèn)題,本發(fā)明提供一種具有超淺結(jié)的MOS晶體管的形成方法,包括:在半導(dǎo)體襯底上依次形成柵介質(zhì)層與柵極,所述柵介質(zhì)層與柵極構(gòu)成柵極結(jié)構(gòu);以柵極結(jié)構(gòu)為掩模,在柵極兩側(cè)的半導(dǎo)體襯底內(nèi)進(jìn)行離子注入,形成源/漏極延伸區(qū),所述離子注入的方向與垂直半導(dǎo)體襯底表面方向之間有角度;在柵極結(jié)構(gòu)兩側(cè)形成側(cè)墻后,在柵極結(jié)構(gòu)及側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)形成源/漏極。
可選的,所述離子注入的角度為7度~9度。
可選的,在離子注入之后,進(jìn)行退火處理。退火采用快速熱退火、脈沖退火或者激光退火。退火的溫度范圍為1000℃~1070℃,時(shí)間為1秒~30秒。
可選的,所述MOS晶體管的源/漏極延伸區(qū)導(dǎo)電類型為n型,注入離子是n型離子。所述n型離子為磷離子或砷離子。所述n型離子注入能量范圍為1keV~3keV,劑量范圍為5E14cm-2~1E15cm-2。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國(guó)際集成電路制造(上海)有限公司,未經(jīng)中芯國(guó)際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710094473.2/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種數(shù)據(jù)庫(kù)讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





