[發明專利]一種時鐘同步的實現方法

無效

• 申請號: 200710094096.2
• 申請日: 2007-09-25
• 公開（公告）號: CN101399653A
• 公開（公告）日: 2009-04-01
• 發明（設計）人: 杜興東;張欣明;李珂
• 申請（專利權）人: 普然通訊技術（上海）有限公司;普然技術公司
• 主分類號: H04L7/00
• 分類號: H04L7/00;H04L29/06
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 丁紀鐵

技術領域

本發明涉及一種時鐘同步的實現方法，可用于任何低成本的同步時鐘應用。

背景技術

眾多系統沿用傳統已定義的協議從事時鐘同步的需求。系統當中有兩種時鐘同步的需求：一種是工作時鐘的同步以減少因時鐘頻率差所產生的信息丟失；另一種是邏輯時間(Time?Stamp)的同步以確認不同地點的系統認同相同的時間點以從事有時序的工作。本發明是對Time?Stamp同步的一種實現方法。

傳統時鐘恢復的方法如下：SLAVE(從設備)接收模塊用本地的參考時鐘和接收的數據進行接口時鐘的恢復。時鐘恢復電路可以采用模擬技術或數字技術。SLAVE用恢復出來的接口時鐘做時隙分配的操作。而且所用的時鐘恢復電路都需用PLL(鎖相環)產生高頻信號，電路成本也高。

上述方案有以下缺點：

1.要求系統中的時鐘恢復電路性能較高；

2.如果速率提升，將導致時鐘提升，不利于擴展性；

3.工作的環境比較復雜，很有可能導致恢復出來的時鐘出現毛刺(Glitch)及時鐘抖動(Jitter)等。

發明內容

本發明要解決的技術問題是提供一種時鐘同步的實現方法，該方法的同步補償非常穩定，無需使用PLL，電路成本低，且不會引入附加的時鐘抖動。

為解決上述技術問題，本發明提供一種時鐘同步的實現方法，包括如下步驟：(1)獲取當前周期SLAVE(從設備)和MASTER(主設備)本地時鐘的偏差值；(2)找到下個周期均分的補償點；(3)在下個周期均分的補償點中，用當前周期的偏差值作為下個周期的補償量對SLAVE時鐘的時間戳做相應的補償。

步驟(1)中，所述獲取當前周期SLAVE和MASTER本地時鐘的偏差值采用如下方法：SLAVE在當前周期收到MASTER發出的Gate?MPCPDU報文中攜帶的時間戳，將該時間戳和SLAVE本地時鐘的時間戳做比較，就能得到MASTER和SLAVE本地時鐘的偏差值。

步驟(2)中，所述找到下個周期均分的補償點采用除法單元找到補償點，或者采用差值delta[n∶0]高低比特互換找到近似補償點的方法。

步驟(3)中，所述做相應的補償采取jump動作或者repeat動作。

和現有技術相比，本發明具有以下有益效果：

1.同步補償非常穩定；

2.設計思路簡單；

3.只需要精度不是很高的晶振，也無需片內的PLL去產生高頻率的時鐘，電路成本低；

4.無需使用PLL，由接收到的信號中提取時鐘便可維持高的邏輯時鐘(Time?Stamp)的精準度；

5.這種實時(每個周期)補償方法不會引入附加的時鐘抖動在傳輸信號當中；

6.所占用的邏輯資源非常少。

附圖說明

圖1是本發明中MASTER時鐘和SLAVE時鐘產生時鐘偏差的原理示意圖；

圖2是在SLAVE時鐘慢于MASTER時鐘的情況下，采用本發明方法補償時鐘偏差的示意圖；

圖3是在SLAVE時鐘快于MASTER時鐘的情況下，采用本發明方法補償時鐘偏差的示意圖。

具體實施方式

下面結合附圖和實施例對本發明作進一步詳細的說明。

頭端的MASTER(主設備)和用戶端的SLAVE(從設備)位于不同的地點。因此他們需要不同的晶振產生各自的時鐘。

SLAVE通過接受MASTER周期性(比如10ms)發出的Gate?MPCPDU報文(以下簡稱Gate)來使得它內部的時間戳(Time?Stamp)和位于MASTER內部的主時間戳(Master?Time?Stamp)同步。MASTER也會接受SLAVE周期性(10ms)發出Report?MPCPDU報文來獲取SLAVE本地的時間戳信息，從而可以計算MASTER和SLAVE之間的Round?Trip(往返)延遲。

MASTER和SLAVE的本地時鐘源是獨立的(如25MHz)晶振(Cystal)。通常普通的晶振有300～500ppm的誤差，因此在SLAVE收到一個Gate控制楨到收到下一個Gate之間的間隔/周期(如10ms)內，用他們各自的晶振計算時間戳肯定會存在時鐘偏差(clock?variations)。

如圖1所示，中間是MASTER本地的晶振產生的時間序列(MASTER本地時間)，上面是SLAVE晶振較慢的時間序列(SLAVE本地快時間)，下面是SLAVE晶振較快的時間序列(SLAVE本地慢時間)。本發明就是為了補償各自獨立晶振引起的時鐘偏差。