[發明專利]時間數字轉換電路及方法

有效

• 申請號: 200710094036.0
• 申請日: 2007-08-24
• 公開（公告）號: CN101373973A
• 公開（公告）日: 2009-02-25
• 發明（設計）人: 冒小建;魏述然
• 申請（專利權）人: 銳迪科微電子（上海）有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12;H03M1/50;H03L7/08
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 陳平

技術領域

本發明涉及一種時間數字轉換電路。本發明還涉及一種利用該電路的時間數字轉換方法。

背景技術

無線通訊產業的蓬勃發展，不斷對射頻電路提出更高的要求。鎖相環頻率合成器是射頻電路中的關鍵模塊。隨著集成電路工藝的特征尺寸越來越小，用全數字實現的鎖相環體現出越來越明顯的優勢。全數字鎖相環的結構如圖1所示，主通道包括時間數字轉換器、數字環路濾波器、數字控制的振蕩器，反饋信號經過分頻器返回到主通道的輸入信號，鎖相環系統中多采用數字信號，其精度高，避免了傳統鎖相環因非理想特性因素引入的噪聲。

但是全數字鎖相環是最近才被提出，有許多模塊需要在原形的基礎上進行改進。其中時間數字轉換電路是全數字鎖相環頻率合成器中的重要模塊，該模塊的精度越高，系統的性能越好，鎖相環的雜散越低。現有技術常用有反相器串的時間數字轉換電路，如圖2所示，觸發信號經過反相器串的結構輸入鎖存器，這樣的結構缺點是精度有限，和特定的工藝條件相關。為了達到更高的精度，目前也有采用游標卡尺結構的時間數字轉換結構，如圖3所示，采用延遲緩存器串的結構，但是這樣的結構復雜，功耗大，而且會有可能出現轉換不單調的情形。

發明內容

本發明所要解決的技術問題是提供一種時間數字轉換電路，它具有轉換精度高、噪聲低、便于調節和輸出均勻等優點。為此，本發明還要提供一種時間數字轉換方法。

為了解決以上技術問題，本發明提供了一種時間數字轉換電路，包括：N個鎖存器，其中N是大于1的整數、至少一條電阻電容串鏈、第一觸發信號和第二觸發信號；電阻電容串鏈又包括N個電阻電容串，其電容端接地，電阻端依次接入前一個電阻電容串的電阻和電容之間；N個鎖存器的輸入端分別連接N個電阻電容串的電阻和電容之間，輸出端輸出N個時間間隔數字信號；第一觸發信號連接電阻電容串鏈的第一個電阻電容串的電阻端；第二觸發信號分別連接N個鎖存器的時鐘端。

同時本發明還提供一種基于上述電路的時間數字轉換方法，包括以下步驟：

(1)調節所述的時間數字轉換電路的電阻和或電容值，使所述的N個時間間隔的數字信號相隔均勻；

(2)對所述的N個時間間隔數字信號進行處理，得到所述第一觸發信號與所述第二觸發信號的時差信號，所述的時差信號為二進制的數字信號。

因為本發明采用電阻電容串結構具有以下優點：可以實現更高精度的時間數字轉換，時間精度可以達到小于10ps；沒有頻繁的電路翻轉，功耗低；在工藝進步的情況下，可以將電路簡單的轉換到下一代，節約設計時間和成本；有源器件少，噪聲低。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細說明。

圖1是全數字鎖相環頻率合成器的結構框圖；

圖2是采用反相器串實現的時間數字轉換電路圖；

圖3是采用游標卡尺結構的時間數字轉換電路圖；

圖4是本發明的單端結構的時間數字轉換電路圖；

圖5是本發明的差分結構的時間數字轉換電路圖；

圖6是本發明的時間數字轉換電路的后處理電路圖。

具體實施方式

如圖4所示是本發明的單端結構的時間數字轉換電路圖，本實施例的電路包括N個鎖存器，其中N是大于1的整數，和一條電阻電容串鏈。其中電容電阻串鏈是由N個電阻電容串連接而成，每個電阻電容串的電阻端依次接入前一個電阻電容串的電阻和電容之間，電容端則與地相連。

本實施例的電路具有兩個輸入信號：第一觸發信號CLK_REF和第二處發信號CLK_DIV。第一觸發信號CLK_REF通過電阻電容串鏈的N個串聯的電阻向前傳遞，第二觸發信號CLK_DIV分別連接N個鎖存器的時鐘端。

本實施例的電路中N個鎖存器的輸入端分別連接電阻電容串鏈中N個電阻電容串的電阻和電容之間，由于電阻電容的組合對信號有延遲作用，串聯電阻之間的節點的電壓會按次序隨第一輸入信號的變化而相應的變化。

時間數字轉換電路的輸入有兩個信號，第一觸發信號CLK_REF和第二處發信號CLK_DIV。第一觸發信號通過N個串聯電阻向前傳遞，在兩個相鄰的串聯電阻之間連接有一個到電源地的電容。由于電阻電容的組合對信號有延遲作用，串聯電阻之間的節點的電壓會按次序隨第一輸入信號的變化而相應的變化。每兩個電阻之間的節點同時分別連接到一個鎖存器的輸入端，這些鎖存器的鎖存時鐘CLK節點連接到第二觸發信號CLK_DIV。當第二觸發信號CLK_DIV的觸發沿到來時，所有鎖存器將記錄電阻串中各個節點的狀態。電阻串中各節點的狀態和兩個觸發信號觸發沿之間的時間差有關系。通過對鎖存器得到的信號的分析可以得到數字化的兩個觸發沿之間的時間間隔。