[發(fā)明專利]采用RISC結(jié)構(gòu)的單片機

無效

• 申請?zhí)枺?/td>: 200710093927.4
• 申請日: 2007-07-05
• 公開（公告）號: CN101339498A
• 公開（公告）日: 2009-01-07
• 發(fā)明（設(shè)計）人: 金乃詠;韓菲;倪滔雍;沈鋮潔
• 申請（專利權(quán)）人: 華東師范大學(xué)
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司
• 代理人: 丁紀(jì)鐵

1、一種支持MCS-51指令集的RISC結(jié)構(gòu)單片機，包括：RAM模塊， 是一個256字節(jié)的隨機存取存儲器；特殊功能寄存器模塊，用于實現(xiàn)單片 機中特殊功能寄存器的功能；算術(shù)邏輯單元模塊，用組合邏輯來實現(xiàn)二進(jìn) 制數(shù)的算術(shù)運算和邏輯操作；算術(shù)邏輯單元的操作數(shù)選擇模塊，用來給算 術(shù)邏輯單元模塊提供所要進(jìn)行計算的數(shù)據(jù)；進(jìn)位選擇模塊，用于給算術(shù)邏 輯單元模塊提供進(jìn)位信號；間接尋址模塊，用于處理指令中含有間接尋址 的操作；

其特征在于，采用3級流水線的處理方式處理指令系統(tǒng)；流水線在執(zhí) 行單周期指令的時候運行，執(zhí)行雙周期指令和四周期指令時停止；

所述單片機還包括：

ROM模塊，用于存放應(yīng)用程序，能夠在一個地址信號輸入后，輸出4個 連續(xù)的數(shù)據(jù)；

取指令模塊，與RAM、ROM、特殊功能寄存器和譯碼模塊連接，采用 等長指令的方式讀取指令；確定單片機程序計數(shù)器PC的值；從ROM模塊 中讀出應(yīng)用程序，完成流水線操作的第1階段取指令，將應(yīng)用程序分解成 操作碼與操作數(shù)傳輸給譯碼模塊；從中斷模塊接收到中斷信號后，返回中 斷響應(yīng)信號；

譯碼模塊從取指令模塊中取出將要執(zhí)行的操作碼與操作數(shù)，根據(jù)操作 碼確定對其他模塊的控制信號，并完成流水線操作的第2階段執(zhí)行指令和 第3階段回寫內(nèi)存；譯碼模塊中的指令執(zhí)行狀態(tài)信號STATE，用于控制各 條指令的執(zhí)行階段。

2、如權(quán)利要求1所述的單片機，其特征在于：所述3級流水線中，

第1階段取指令——從ROM模塊中取出一條指令，同時進(jìn)行指令譯碼， 準(zhǔn)備寄存器、存儲器的讀地址，讀/寫控制信號；

第2階段執(zhí)行指令——數(shù)據(jù)輸入算術(shù)邏輯單元模塊進(jìn)行運算，同時準(zhǔn) 備寄存器或存儲器的寫地址；

第3階段回寫內(nèi)存——將算術(shù)邏輯單元模塊輸出的運算結(jié)果寫入寄 存器或存儲器中。

3、如權(quán)利要求1所述的單片機，其特征在于：所述ROM模塊采用FPGA 內(nèi)部的16個雙通道的隨機存取存儲器RAM組成，將16個雙通道的RAM 分成兩組：R[0][0]～R[0][7]為1組、R[1][0]～R[1][7]為1組；每組 中各個RAM的A、B兩個通道的地址信號addrA和addrB分別設(shè)定同一地 址；根據(jù)輸入到ROM的地址信號確定輸入給每組中RAM的地址信號addrA 和addrB的值，每組RAM都可以輸出2個字節(jié)的數(shù)據(jù)。

4、如權(quán)利要求3所述的單片機，其特征在于：

當(dāng)輸入給ROM的地址address[0]＝0時，輸出4個8位的數(shù)據(jù)，分 別是：

OFFSET＝0行，SEGMENT＝address[14：1]上的8位數(shù)據(jù)DATA0；

OFFSET＝1行，SEGMENT＝address[14：1]上的8位數(shù)據(jù)DATA1；

OFFSET＝0行，SEGMENT＝address[14：1]+1上的8位數(shù)據(jù)DATA2；

OFFSET＝1行，SEGMENT＝address[14：1]+1上的8位數(shù)據(jù)DATA3；

當(dāng)輸入給ROM的地址address[0]＝1時，輸出4個8位的數(shù)據(jù)，分 別是：

OFFSET＝1行，SEGMENT＝address[14：1]上的8位數(shù)據(jù)DATA0；

OFFSET＝0行，SEGMENT＝address[14：1]+1上的8位數(shù)據(jù)DATA1；

OFFSET＝1行，SEGMENT＝address[14：1]+1上的8位數(shù)據(jù)DATA2；

OFFSET＝0行，SEGMENT＝address[14：1]+2上的8位數(shù)據(jù)DATA3；

將所述的4個數(shù)據(jù)：DATA0、DATA1、DATA2和DATA3進(jìn)行輸出；

其中，OFFSET表示ROM輸出端口的行數(shù)，其范圍為0～1；SEGMENT表 示ROM輸出端口的列數(shù)，其范圍為0～16383。