[發(fā)明專利]SoC 集成電路自動布局設(shè)計(jì)中的模組、宏單元、標(biāo)準(zhǔn)單元同步布局的收斂方法和系統(tǒng)

無效

• 申請?zhí)枺?/td>: 200710093867.6
• 申請日: 2007-06-14
• 公開（公告）號: CN101145169A
• 公開（公告）日: 2008-03-19
• 發(fā)明（設(shè)計(jì)）人: 蔡震
• 申請（專利權(quán)）人: 上海芯域微電子有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體集成電路及微電子技術(shù)領(lǐng)域，具體涉及一種SoC集成電路自動布局設(shè)計(jì)中的模組、宏單元、標(biāo)準(zhǔn)單元同步布局的收斂系統(tǒng)和方法。

背景技術(shù)

集成電路設(shè)計(jì)技術(shù)是當(dāng)今電子與信息工業(yè)的最重要與基本的關(guān)鍵技術(shù)。在這一關(guān)鍵技術(shù)中，計(jì)算機(jī)輔助設(shè)計(jì)工具技術(shù)(EDA)是其中最重要的組成技術(shù)之一。計(jì)算機(jī)輔助設(shè)計(jì)工具技術(shù)又有數(shù)種不同用途的軟件技術(shù)所組成，其中，集成電路版圖布局技術(shù)是一種把電子線路中的元器件按集成電路制造所要求的設(shè)計(jì)規(guī)則自動地安置在給定空間的技術(shù)，沒有這種技術(shù)，當(dāng)今的大規(guī)模集成電路芯片設(shè)計(jì)是無法實(shí)現(xiàn)的。

集成電路布局技術(shù)是針對一個(gè)電路中大量的基本單元(標(biāo)準(zhǔn)單元或稱作StandardCell)和宏模塊(Macro?Cell)進(jìn)行合理的物理坐標(biāo)位置分配，使得所有的基本單元和宏模塊(通稱為節(jié)點(diǎn))在一個(gè)指定的空間中互不交疊地?fù)碛凶约旱牡乇P，并且要求相互連接的節(jié)點(diǎn)間的相對位置最近，總連線長度最短，且電學(xué)信號在其上的性能必須達(dá)到電路所要求的時(shí)序要求。對于標(biāo)準(zhǔn)單元的布局問題，最基本的實(shí)現(xiàn)方法是布局算法(Placement)，學(xué)術(shù)界和工業(yè)界都已有成熟的算法和應(yīng)用軟件。布局算法在理論上被證明為一個(gè)“NP-完全”問題，即布局問題的計(jì)算量及對內(nèi)存的要求是隨著節(jié)點(diǎn)數(shù)量的增加呈指數(shù)式增加，也就是說，如果一個(gè)布局算法對于1萬個(gè)節(jié)點(diǎn)的計(jì)算沒有問題，但對于1萬零1個(gè)節(jié)點(diǎn)就可能超出同一臺計(jì)算機(jī)的容量和所要求完成的時(shí)間了。在當(dāng)今的SoC級集成電路時(shí)代，一個(gè)電路就包含幾百萬甚至幾千萬以上的節(jié)點(diǎn)，并以每18個(gè)月翻一倍的速度增加，這樣，現(xiàn)有的算法及計(jì)算能力永遠(yuǎn)無法滿足集成電路設(shè)計(jì)工業(yè)對布局軟件的要求，解決這一SoC集成電路布局難題，不僅對于我國的集成電路工業(yè)有著重要的促進(jìn)作用，而且也能產(chǎn)生長遠(yuǎn)的經(jīng)濟(jì)效益。

本發(fā)明提供了一種能夠適合集成電路規(guī)模無限擴(kuò)大情況下的模組、宏單元、標(biāo)準(zhǔn)單元同步自動布局的收斂方法和系統(tǒng)，使得布局的效果不受電路規(guī)模的限制，并達(dá)到面積小、擁擠度低、計(jì)算時(shí)間短的優(yōu)異結(jié)果。

發(fā)明內(nèi)容

本發(fā)明提供了一種自動布局設(shè)計(jì)中的模組、宏單元、標(biāo)準(zhǔn)單元同步布局的收斂方法和系統(tǒng)，技術(shù)實(shí)現(xiàn)方案如下：

SoC集成電路版圖的自動布局任務(wù)是要把該電路中的模組、宏單元及標(biāo)準(zhǔn)單元自動地按電路性能要求放入到指定的空間中，如圖1所示，引腳PAD組內(nèi)的空間即為布局的空間，通常布局的空間與引腳PAD組間預(yù)留一定的空間用于電源及內(nèi)部部件與引腳之間的連線，圖1中的虛線框內(nèi)即為布局空間；模組(或稱軟模組)是指該模組內(nèi)的布局還未完成，模組的邊界未定，可以在布局過程中改變，模組可以有多個(gè)，本例中為S1；宏單元是指已完成設(shè)計(jì)的子電路，宏單元的面積、高度通常比較大，而且邊界是確定的，本例中的宏單元為M1，M2，...M6；標(biāo)準(zhǔn)單元是指具有統(tǒng)一高度的已設(shè)計(jì)完成的基本單元電路，通常指與非門等基本邏輯單元，一個(gè)電路中有大量的標(biāo)準(zhǔn)單元邏輯門。自動布局的過程是把上述的模組、宏單元及標(biāo)準(zhǔn)單元按電路要求最優(yōu)化地放置到布局空間中。布局的具體過程及確保收斂的步驟如下：

1.標(biāo)準(zhǔn)單元集合提取

由于標(biāo)準(zhǔn)單元的數(shù)量極大，不利于布局算法的收斂及計(jì)算機(jī)資源的利用。每個(gè)標(biāo)準(zhǔn)單元稱為一個(gè)節(jié)點(diǎn)，為了簡化太多節(jié)點(diǎn)所造成的算法復(fù)雜化，需對原來的節(jié)點(diǎn)圖進(jìn)行提取。把關(guān)系密切的多個(gè)標(biāo)準(zhǔn)單元節(jié)點(diǎn)組成一個(gè)集合(Cluster)，用集合當(dāng)作新的節(jié)點(diǎn)，大大簡化了原來的節(jié)點(diǎn)圖，如圖2中灰色部分所示。這一簡化節(jié)點(diǎn)圖的算法稱為Hyper-Graph方法，可從公開文獻(xiàn)中找到。

2.4-分法分割給定的布局空間

如圖3所示，把一個(gè)給定的布局空間平均地分成4等份，如圖中Q0，Q1，Q2，Q3，并計(jì)算出每個(gè)區(qū)域的中心位置p0，p1，p2，p3作為布局時(shí)節(jié)點(diǎn)所處的坐標(biāo)。

3.初始布局

隨機(jī)地把所有節(jié)點(diǎn)一個(gè)一個(gè)地分布到以上所分的區(qū)域中的中心位置上，并確保每個(gè)區(qū)域中所分到的節(jié)點(diǎn)的總面積不會超過給定區(qū)域所容許的面積，如圖4所示。

4.布局優(yōu)化

如圖5所示，布局優(yōu)化的過程是把所有節(jié)點(diǎn)在不同的區(qū)域中進(jìn)行交換，并計(jì)算交換后的目標(biāo)函數(shù)值，當(dāng)所有節(jié)點(diǎn)都交換一次后結(jié)束，并把具有最小目標(biāo)函數(shù)值的布局找出來作為結(jié)果，具體過程如下；

(4.1)計(jì)算當(dāng)前布局的目標(biāo)函數(shù)值，目標(biāo)函數(shù)一般有節(jié)點(diǎn)間的連線長度、時(shí)域延遲、連線密度等構(gòu)成；

(4.2)計(jì)算每一個(gè)節(jié)點(diǎn)對于當(dāng)前目標(biāo)函數(shù)值的貢獻(xiàn)值，并把其對于其他區(qū)域的貢獻(xiàn)值也計(jì)算出來，并按最大值至最小值遞降排序；