[發(fā)明專利]半導體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 200710092268.2
• 申請日: 2007-04-03
• 公開（公告）號: CN101051652A
• 公開（公告）日: 2007-10-10
• 發(fā)明（設計）人: 鳥羽功一;石井泰之;川島祥之;町田悟;中川宗克;橋本孝司
• 申請（專利權）人: 株式會社瑞薩科技
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/40;H01L29/423;H01L29/49;H01L27/115;H01L21/336;H01L21/28;H01L21/8247
• 代理公司: 北京市金杜律師事務所
• 代理人: 王茂華

相關申請的交叉引用

這里通過參考將2006年4月4日提交的日本專利申請No.2006-103464的公開內容，包括說明書、附圖和摘要，全部引入到本文中。

技術領域

本發(fā)明涉及半導體器件及其制造方法，具體而言，涉及一種在應用于具有非易失性存儲器的半導體器件及其制造方法時有效的技術。

背景技術

作為一種可電編程和可擦除的非易失性半導體存儲器件，EEPROM(可電擦除和可編程的只讀存儲器)已經得到了廣泛的應用。由目前廣泛使用的閃速存儲器所代表的這種存儲器件(存儲器)在其MISFET的柵電極之下具有由氧化物膜或電荷陷阱絕緣膜圍繞的導電浮動柵電極。利用浮動柵或電荷陷阱絕緣膜中的電荷累積狀態(tài)作為存儲器數據，器件將它們讀作晶體管的閾值。這種電荷陷阱絕緣膜是一種能夠在其中累積電荷的絕緣膜，且其一個例子是氮化硅膜。通過將電荷注入到電荷累積區(qū)域中或從中釋放，MISFET的閾值被移動以使得存儲器件工作。作為這樣的閃速存儲器，可以給出使用MONOS(金屬-氧化物-氮化物-氧化物-半導體)的分離柵單元作為一個例子。在這種存儲器中，使用氮化硅膜作為電荷累積區(qū)域是有利的，因為與導電浮動柵膜相比，其離散地累積電荷，使得它的數據保持的可靠性優(yōu)良。另外，由于優(yōu)良的數據保持的可靠性，位于氮化硅膜上方和之下的氧化物膜可以減薄，使得可以減小用于編程和擦除操作的電壓。

日本專利公開No.2002-231829描述了一種技術，其經由第一柵絕緣膜在溝道區(qū)域的表面上方形成選擇柵電極；經由柵隔離絕緣膜在選擇柵電極的側表面上方形成側壁狀的控制柵電極，而在控制柵電極和選擇柵電極之間具有預定的高度差；以及分別在這些柵電極的表面上方形成硅化物層，由此可以將在各個柵電極上方形成的這些硅化物層絕緣同時將它們靠近地分隔，即，因為在控制柵電極和選擇柵電極之間存在高度差所以沒有將它們分隔開。

發(fā)明內容

通過本發(fā)明人的研究揭示了以下內容。

使用MONOS膜的分離柵型非易失性存儲器具有這種結構：其中控制柵電極和存儲柵電極彼此相鄰；控制柵電極下方具有氧化硅膜作為柵絕緣膜；存儲柵電極下方具有ONO(氧化物-氮化物-氧化物)膜；且ONO膜甚至在存儲柵電極和與其相鄰的控制柵電極之間延伸。因而，控制柵電極和存儲柵電極通過ONO膜而隔離。

在控制柵電極和存儲柵電極的上表面上方形成諸如硅化鈷的金屬硅化物膜，可以作為一種手段來減少控制柵電極和存儲柵電極之間的電阻，由此提高存儲器工作的速度。然而，根據本發(fā)明人的研究，當金屬硅化物膜形成在控制柵電極和存儲柵電極的上表面上方時，因為ONO膜的較小厚度，在控制柵電極上方的金屬硅化物膜的端部部分靠近存儲柵電極上方的金屬硅化物膜的端部部分，所以可能會在控制柵電極和存儲柵電極之間出現短路故障。在控制柵電極和存儲柵電極之間短路的出現取決于在控制柵電極和存儲柵電極上方的相應金屬硅化物膜的形成狀態(tài)。當在控制柵電極上方的金屬硅化物膜以橋接的形式靠近存儲柵電極上方的金屬硅化物膜時，出現短路。在半導體器件的制造期間，在測試中必須找出并消除具有這種短路故障的半導體器件。這樣降低了半導體器件的產品成品率并增高了成本(單位價格)。

一種用于防止這種缺點的手段是不在控制柵電極和存儲柵電極中每個的上方形成任何金屬硅化物膜。這提高了控制柵電極和存儲柵電極之間的耐電壓，并防止出現短路故障，但是其上方沒有金屬硅化物膜的控制柵電極和存儲柵電極具有高電阻，導致降低了存儲器操作的速度。這會降低半導體器件的性能。

本發(fā)明的一個目的是提供一種能夠提高半導體器件的產品成品率的技術。

本發(fā)明的另一個目的是提供一種能夠提高半導體器件的性能的技術。

通過這里的描述和附圖，本發(fā)明的上述目的、其它目的和新穎特征將顯而易見。

接著將簡要描述由本申請公開的發(fā)明中的典型發(fā)明的概要。