[發明專利]具有在金屬氧化物介質層中的電荷存儲納米晶體的集成電路器件柵結構及其制造方法

無效

• 申請號: 200710092027.8
• 申請日: 2007-04-04
• 公開（公告）號: CN101154575A
• 公開（公告）日: 2008-04-02
• 發明（設計）人: 崔三宗;曹圭徹;崔秀烈;金勇權;樸永秀;印璨國;樸海珍;金相植
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/31;H01L21/3105;H01L21/3115;H01L21/336;H01L21/82
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 林宇清;謝麗娜

技術領域

本發明涉及集成電路器件，更具體，涉及集成電路器件的柵結構及其制造方法。

背景技術

便攜式電子設備及嵌入式系統不斷增長的應用導致對能夠以非常高速編程的低功耗、高密度、非易失存儲器的需求。現已開發出來的一種存儲器是閃速電可擦除可編程只讀存儲器(Flash?EEPROM)。其用于許多的便攜式電子產品中，例如個人計算機、蜂窩電話、便攜式計算機、錄音機等等，以及用在許多的較大的電子系統中，比如汽車、飛機、工業控制系統等等。

Flash?EEPROM器件典型地形成在集成電路襯底如半導體襯底上。在部分的襯底表面上，通常形成摻雜的源區和漏區，有溝道區在它們之間。可以在半導體襯底上在溝道區的上方且在源區和漏區之間，形成隧道氧化硅介質層。對于具有浮柵層、電極間介質層和控制柵層的晶體管，通常在該隧道氧化硅介質層之上，在溝道區上方，形成疊層柵結構。典型的，源區通常在該疊層柵結構的一側上，源區的一個邊緣與柵結構交迭。漏區通常在該疊層柵結構的另一側上，一個邊緣與柵結構交迭。如圖1中所示，所述器件可以通過例如熱電子注入來編程而通過Fowler-Nordheim隧穿來擦除。

已經提出了硅(Si)納米晶體Flash?EEPROM器件，其能夠利用用于直接隧穿的低電壓以及在硅納米晶體中存儲電子，來高速(幾百納秒)編程。通過使用電隔離(離散)的納米晶體電荷存儲位點(site)，可以減少經由柵氧化物層中的局部缺陷的電荷泄漏，例如圖14中所示。這可以與圖2中所示的連續浮柵泄漏路徑形成對比。

還提出了鍺(Ge)納米晶體Flash?EEPROM器件，其能夠以低電壓和高速編程。可以通過將鍺原子注入到硅襯底中來制造這種器件。然而，注入工藝可能導致鍺位于硅-隧道氧化物界面處，形成能夠使器件性能退化的陷阱位點。這種陷阱位點的存在對所得到的隧道氧化物層的厚度設置了一下限，因為在非常薄的隧道氧化物中缺陷引起的泄漏電流能夠導致較差的保持(retention)特性。

還已經提出了具有隧穿氧化物/摻雜Ge的氧化物/帽蓋層(cappinglayer)的納米晶體電荷陷阱三層結構。這種結構可能具有電容-電壓(CV)曲線存儲滯回特性降低、制造工藝復雜、泄漏電流和離子出向(ion-out)擴散的問題。工藝復雜的問題可以包括在形成電子陷阱和得到過薄的隧道氧化物層上的困難。

發明內容

本發明的一些實施例提供了形成用于集成電路存儲器件的柵結構的方法，包括在集成電路襯底上形成金屬氧化物介質層。將從元素周期表的4族選擇的且具有小于大約0.5厘米每秒(cm²/s)的熱擴散率的元素的離子注入到該介質層中，以在介質層中形成電荷存儲區，隧道介質層在該電荷存儲區下，而帽蓋介質層在該電荷存儲區之上。對包括該金屬氧化物介質層的襯底熱處理，以在該電荷存儲區中形成多個離散的電荷存儲納米晶體。在該介質層上形成柵電極層。

在其他實施例中，該金屬氧化物介質層是具有介電常數在7以上的鋁、鉿、鈦、鋯、鈧、釔(yitrium)和/或鑭的氧化物和/或氮氧化合物，并且所選擇的元素是鍺(Ge)。所述離子可以以小于大約10000電子伏特(eV)的注入能量來注入，并且可以以大于大約5000電子伏特(eV)的能量來注入。形成在襯底上的該金屬氧化物介質層的厚度可以小于大約30nm。

在另外的實施例中，可以在注入離子之前對包括金屬氧化物介質層的襯底熱處理。該熱處理可以是在該金屬氧化物介質層的結晶溫度以上的溫度。該熱處理可以是在氮氣氛中在至少大約950℃的溫度。

在其他實施例中，在注入離子之后熱處理襯底包括：在大約700℃至大約900℃，將包括該金屬氧化物介質層的襯底快速熱退火大約5分鐘至大約30分鐘。可以在該快速熱退火之后在大約900℃至大約1050℃第二次快速熱退火大約5分鐘至大約30分鐘。在某些實施例中注入離子后的對襯底熱處理包括在大約900℃至大約950℃對包括該金屬氧化物介質層的襯底快速熱退火大約5分鐘至大約30分鐘。