[發明專利]半導體結構及其制造方法

無效

• 申請號: 200710091623.4
• 申請日: 2007-04-03
• 公開（公告）號: CN101060094A
• 公開（公告）日: 2007-10-24
• 發明（設計）人: 查爾斯·W.克伯格三世;古川俊治;戴維·V.·霍拉克;馬克·C.·哈克;威廉·羅伯特·湯迪;杰克·A·曼德曼
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L21/76
• 分類號: H01L21/76;H01L21/762;H01L21/8238;H01L27/092
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 秦晨

1.一種半導體制造方法，包括：

提供半導體結構，其包括：

(a)半導體襯底，和

(b)在半導體襯底頂面的構圖硬掩模層；

使用構圖的硬掩模層作掩模刻蝕半導體襯底，產生阱隔離溝槽、第一淺溝槽和第二淺溝槽；

在進行了所述刻蝕半導體襯底后，覆蓋第一和第二淺溝槽而不覆蓋阱隔離溝槽；以及

在進行了所述覆蓋第一和第二淺溝槽后，通過阱隔離溝槽刻蝕半導體襯底，使阱隔離溝槽變得更深，從而當從阱隔離區的頂部到底部時，阱隔離區的水平截面面積基本上是連續函數。

2.權利要求1的方法，其中所述構圖的硬掩模層包括：

在半導體襯底頂面的襯墊氧化物層，

在襯墊氧化物層頂面的襯墊氮化物層，

在襯墊氮化物層頂面的二氧化硅層。

3.權利要求1的方法，其中所述使用構圖的硬掩模層刻蝕半導體襯底是各向異性地進行的。

4.權利要求1的方法，其中所述覆蓋第一和第二淺溝槽而不覆蓋阱隔離溝槽包括在構圖的硬掩模層頂面形成構圖的光刻膠層，使得第一和第二淺溝槽完全由構圖的光刻膠層填充。

5.權利要求1的方法，其中所述通過隔離溝槽刻蝕半導體襯底是各向異性地進行的。

6.權利要求1的方法，還包括：

在進行了所述通過阱隔離溝槽刻蝕半導體襯底后，去除覆蓋所述第一和第二淺溝槽，從而將第一和第二淺溝槽暴露到周圍環境中；并且然后

用介電材料填充第一和第二淺溝槽以及阱隔離溝槽，從而分別在第一和第二淺溝槽及阱隔離溝槽中形成第一淺溝槽隔離(STI)區、第二STI區和阱隔離區。

7.權利要求6的方法，還包括在進行了所述刻蝕后除去構圖的硬掩模層的二氧化硅層，其中所述構圖的硬掩模層包括：

在半導體襯底頂面的襯墊氧化物層，

在襯墊氧化物層頂面的襯墊氮化物層，

在襯墊氮化物層頂面的二氧化硅層。

8.權利要求7的方法，還包括在進行了所述填充后除去襯墊氮化物層。

9.權利要求8的方法，還包括在進行了所述填充后，在半導體襯底中形成P阱和N阱，使得阱隔離區夾在P阱和N阱之間并與P阱和N阱直接物理接觸。

10.權利要求9的方法，還包括(i)在P阱上形成N溝道晶體管和(ii)在N阱上形成P溝道晶體管。

11.權利要求10的方法，其中連接所述N溝道晶體管和P溝道晶體管以形成CMOS器件。

12.權利要求9的方法，其中通過離子注入形成P阱和N阱。

13.權利要求9的方法，其還包括直接在P阱的下方形成N帶并且與N阱直接物理接觸。

14.權利要求1的方法，其中所述通過阱隔離溝槽刻蝕半導體襯底使用構圖的硬掩模層作為刻蝕掩模來實施。

15.一種半導體結構，包括：

(a)半導體襯底；

(b)在半導體襯底中的P阱和N阱，

其中P阱包含第一淺溝槽隔離(STI)區，并且

其中N阱包含第二STI區；以及

(c)夾在P阱和N阱之間并與P阱和N阱直接物理接觸的阱隔離區，

其中阱隔離區的底表面處于比第一和第二STI區的底表面較低的層級，以及

其中當從阱隔離區的頂部到底部時，阱隔離區的水平截面面積基本上是連續函數。

16.權利要求15的半導體結構，其中所述第一和第二STI區包含二氧化硅。

17.權利要求15的半導體結構，其中阱隔離區的頂表面基本上與第一和第二STI區的頂表面共平面。

18.權利要求15的半導體結構，其還包括

在P阱上的N晶體管；以及

在N阱上的P溝道晶體管。

19.權利要求18的半導體結構，其中連接所述N溝道晶體管和P溝道晶體管以形成CMOS器件。

20.權利要求15的半導體結構，還包括直接在P阱的下方形成N帶并且與N阱直接物理接觸。