[發明專利]非易失性存儲器件及其編程、讀取和擦除方法

無效

• 申請號: 200710089844.8
• 申請日: 2007-04-05
• 公開（公告）號: CN101174470A
• 公開（公告）日: 2008-05-07
• 發明（設計）人: 金鎬正
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C16/32
• 分類號: G11C16/32;G11C16/26;G11C16/14
• 代理公司: 北京市柳沈律師事務所
• 代理人: 錢大勇

技術領域

本發明涉及一種非易失性存儲器件，并且更具體地涉及一種非易失性存儲器件及其編程、讀取和擦除方法。

對2006年10月31日在韓國知識產權局提交的韓國專利申請第10-2006-0106716號要求優先權，通過引用而將其全部內容合并于此。

背景技術

利用F-N隧穿(tunneling)來編程和擦除在諸如與非型快閃存儲器件的非易失性存儲器件中包含的單元晶體管。

例如，通過將低電壓(例如，0V或地)施加到單元晶體管的控制柵極、并通過將超過電源電壓的高電壓(例如，20V)施加到包含該單元晶體管的半導體襯底(或體(bulk))，而在擦除操作中引起F-N隧穿。所得到的大電壓差使得在浮置柵極和所述體之間形成強電場，并且出現F-N隧穿，其中，將電子從浮置柵極釋放到所述體。這使得被擦除的單元晶體管的閾值電壓(Vth)沿負方向偏移(例如，Vth≤-3V)。在傳統的術語中，將擦除的狀態指定為數據“1”，并且將此狀態下的單元晶體管稱為“導通(ON)”單元。

在編程操作中，例如，將超過電源電壓的高電壓(例如，18V)施加到單元晶體管的控制柵極，并且將低電壓(例如，0V或地)施加到單元晶體管的漏極以及半導體體。當以此方式偏置單元晶體管時，產生F-N隧穿，并且電子被注入到單元晶體管的浮置柵極。這使得被編程的單元晶體管的閾值電壓(Vth)沿正方向偏移(例如，Vth≥+1V)。通常，將編程的狀態指定為數據“0”，并且將該單元晶體管稱為“截止(OFF)”單元。

圖1為傳統的與非型快閃存儲器件100的框圖。與非型快閃存儲器件100包括存儲單元陣列110、行選擇電路130、行解碼器電路(未示出)、頁緩沖器電路150(或數據感測和鎖存電路)、以及列解碼器電路170。

存儲單元陣列110包括各自具有多個單元串(string)的多個存儲塊BLK0至BLKn(n為正整數)。如圖1所示，每個單元串包括連接到對應位線(例如，位線BL0)的串選擇晶體管SST、連接到公共源極線CSL的地選擇晶體管GST、以及連接在串選擇晶體管SST和地選擇晶體管GST之間的存儲單元晶體管MC15至MC0。存儲單元晶體管MC15至MC0中的每一個形成存儲單元。圖1圖解了每個單元串16個存儲單元的例子，但在每個串中包含的存儲單元的數目可在不同的與非快閃存儲器件之間變化。

如圖1所示，串選擇晶體管SST、存儲單元晶體管MC15至MC0、以及地選擇晶體管GST分別被柵極連接(gate)到串選擇線SSL、字線WL15至WL0、以及地選擇線GSL。此外，如所示出的那樣，塊選擇晶體管BS17至BS0分別連接在線SSL、WL15至WL0和GSL與線SS、Si15至Si0和GS之間。通過塊選擇信號BS來共同地控制塊選擇晶體管BS17至BS0。

行選擇電路130響應行解碼器(未示出)，以經由塊選擇晶體管BS0至BS17而從字線WL0至WL15中選擇字線(或頁)。在編程模式中，頁緩沖器電路150暫時存儲要被存儲在所選字線(或頁)的存儲單元中的數據。在讀取模式中，頁緩沖器電路150感測存儲在所選字線(或頁)的存儲單元中的數據。頁緩沖器電路150包括多個頁緩沖器(或數據感測和鎖存塊)，其分別對應于與所選頁相關的行(位線)。以預定單位(例如，以字節×8為單位)經由列解碼器電路170而輸出從所選頁的存儲單元感測(讀取)的數據位。

圖2為另一快閃存儲器件200的電路圖。此器件至少部分特征在于：用于將電壓提供給串選擇線SSL的線路被互相金屬跨接(metal-strapped)，如同用于將電壓提供給地選擇線GSL的線路那樣。

在讀取操作之前的待機狀態中，串選擇線SSL和地選擇線GSL兩者被放電到地電壓。當執行讀取操作時，將電源電壓(例如，VPP)作為塊選擇信號施加到所選塊的選擇晶體管，而將地電壓(例如，0V)作為塊選擇信號施加到未選塊的選擇晶體管。

在讀取操作期間，將所選塊的串選擇線SSL和地選擇線GSL的電壓從地電壓(0V)增大到讀取電壓VREAD。此外，將地電壓(0V)施加到所選塊的所選字線WLm，并將讀取電壓VREAD施加到未選字線WL0～WLm-1以及WLm+1～WLn。在此狀態下，從一條或多條所選位線的一個或多個單元晶體管讀出數據。

發明內容