[發(fā)明專利]一種實(shí)現(xiàn)數(shù)據(jù)去抖動(dòng)的數(shù)字電路裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 200710089526.1
• 申請(qǐng)日: 2007-03-27
• 公開（公告）號(hào): CN101136628A
• 公開（公告）日: 2008-03-05
• 發(fā)明（設(shè)計(jì)）人: 鄧春松;杜凡平;張志偉
• 申請(qǐng)（專利權(quán)）人: 中興通訊股份有限公司
• 主分類號(hào): H03L7/06
• 分類號(hào): H03L7/06;H04L7/00;H04L7/033
• 代理公司: 北京安信方達(dá)知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 龍洪;霍育棟

1.一種實(shí)現(xiàn)數(shù)據(jù)去抖動(dòng)的數(shù)字電路裝置，包括數(shù)據(jù)緩沖電路、基準(zhǔn)修正值計(jì)算電路、加法運(yùn)算電路和分頻電路，系統(tǒng)時(shí)鐘信號(hào)連接到所有4個(gè)電路作為同步時(shí)鐘信號(hào)，其中：

所述數(shù)據(jù)緩沖電路，用于接收輸入的待去抖動(dòng)的E1或T1數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)，將輸入數(shù)據(jù)按寫地址寫入先入先出緩沖器，按讀地址從先入先出緩沖器中讀出數(shù)據(jù)輸出為無(wú)抖動(dòng)的數(shù)據(jù)信號(hào)，同時(shí)將讀地址和寫地址信號(hào)輸出到所述基準(zhǔn)修正值計(jì)算電路；

所述基準(zhǔn)修正值計(jì)算電路用于根據(jù)當(dāng)前的工作模式確定一個(gè)常數(shù)作為基準(zhǔn)值，用該基準(zhǔn)值減去先入先出緩沖器深度即所述讀地址減去寫地址的差值，得到基準(zhǔn)修正值信號(hào)并輸出給加法運(yùn)算電路；

所述加法運(yùn)算電路用于以輸入的基準(zhǔn)修正值信號(hào)為加數(shù)，上一次的和為被加數(shù)進(jìn)行連續(xù)的加法運(yùn)算，在所述讀使能信號(hào)有效時(shí)執(zhí)行一次運(yùn)算，將和保存，并將進(jìn)位位輸出到所述分頻電路；

所述分頻電路用于對(duì)系統(tǒng)時(shí)鐘通過一計(jì)數(shù)器進(jìn)行小數(shù)分頻，產(chǎn)生無(wú)抖動(dòng)的輸出時(shí)鐘，將進(jìn)位位信號(hào)加上為E1或T1信號(hào)設(shè)置的模作為對(duì)系統(tǒng)時(shí)鐘計(jì)數(shù)的模，同時(shí)產(chǎn)生所述讀使能信號(hào)輸出給加法運(yùn)算電路和數(shù)據(jù)緩沖電路。

2.如權(quán)利要求1所述的數(shù)字電路裝置，其特征在于：

所述數(shù)據(jù)緩沖電路是在系統(tǒng)時(shí)鐘采樣到該輸入時(shí)鐘信號(hào)上升沿時(shí)，將1BIT輸入數(shù)據(jù)寫入先入先出緩沖器并使寫地址加1，在來(lái)自所述分頻電路的讀使能信號(hào)有效時(shí)，從該先入先出緩沖器讀出1BIT數(shù)據(jù)輸出為無(wú)抖動(dòng)的數(shù)據(jù)信號(hào)，并使讀地址加1。

3.如權(quán)利要求1所述的數(shù)字電路裝置，其特征在于：

所述系統(tǒng)時(shí)鐘信號(hào)的頻率為77.76MHz，所述為E1信號(hào)設(shè)置的模為37，為T1信號(hào)設(shè)置的模為50。

4.如權(quán)利要求2所述的數(shù)字電路裝置，其特征在于：

所述數(shù)據(jù)緩沖電路進(jìn)一步包括一再同步電路、一大小為2ⁿ、數(shù)據(jù)寬度為1的先入先出緩沖器，一寫地址生成單元和一讀地址生成單元，其中：

所述再同步電路采用77.76MHz系統(tǒng)時(shí)鐘對(duì)輸入時(shí)鐘采樣，產(chǎn)生一個(gè)在輸入時(shí)鐘信號(hào)上升沿有效的77.76MHz脈沖信號(hào)，作為寫使能信號(hào)輸出到先入先出緩沖器和寫地址計(jì)數(shù)器；輸入數(shù)據(jù)信號(hào)經(jīng)過一級(jí)觸發(fā)器采樣，同步到77.76M的時(shí)鐘域，輸出給先入先出緩沖器的數(shù)據(jù)輸入端；

所述寫地址生成單元和讀地址生成單元均為n位的計(jì)數(shù)器，用于向先入先出緩沖器提供讀、寫地址信號(hào)；

所述寫使能信號(hào)有效時(shí)，將輸入數(shù)據(jù)信號(hào)的一個(gè)比特?cái)?shù)據(jù)按當(dāng)前寫地址存入先入先出緩沖器，且寫地址加1，寫地址值加到2ⁿ時(shí)回到0；所述讀使能信號(hào)輸入到讀地址生成單元和先入先出緩沖器，在該讀使能信號(hào)有效時(shí)，按當(dāng)前讀地址從先入先出緩沖器讀出一個(gè)比特?cái)?shù)據(jù)輸出為無(wú)抖動(dòng)的數(shù)據(jù)信號(hào)，且讀地址加1，讀地址值加到2ⁿ時(shí)回到0。

5.如權(quán)利要求1所述的數(shù)字電路裝置，其特征在于：

所述先入先出緩沖器的大小為512BIT，所述讀地址生成單元的讀地址為9位，在復(fù)位時(shí)初始化為0，所述寫地址生成單元的寫地址為9位，復(fù)位時(shí)初始化為256。

6.如權(quán)利要求1所述的數(shù)字電路裝置，其特征在于：

所述數(shù)據(jù)緩沖電路還包括一空滿控制電路，用于在每個(gè)系統(tǒng)時(shí)鐘對(duì)讀寫地址進(jìn)行采樣并判斷先入先出緩沖器中數(shù)據(jù)是否讀空或?qū)憹M，讀地址與寫地址相等時(shí)為滿，其中一地址加1后與另一地址相等時(shí)為空，如判斷出先入先出緩沖器滿或空，將寫地址加上2^n-1。

7.如權(quán)利要求1至6中任一權(quán)利要求所述的數(shù)字電路裝置，其特征在于：

所述基準(zhǔn)修正值計(jì)算電路進(jìn)一步包括先入先出緩沖器深度計(jì)算電路、基準(zhǔn)值選擇電路和基準(zhǔn)修正值計(jì)算電路，其中：

所述FIFO深度計(jì)算電路用于接收所述讀地址和寫地址信號(hào)，以及一定時(shí)信號(hào)，在定時(shí)時(shí)間到時(shí)，將所述讀地址減去所述寫地址，輸出到基準(zhǔn)修正值計(jì)算電路；

所述基準(zhǔn)值選擇電路用于根據(jù)輸入的基準(zhǔn)選擇信號(hào)從多路固定常數(shù)的基準(zhǔn)值信號(hào)中選擇與當(dāng)前模式對(duì)應(yīng)的一個(gè)，輸出到基準(zhǔn)修正值計(jì)算電路，該基準(zhǔn)值信號(hào)至少包括E1數(shù)據(jù)去抖動(dòng)時(shí)的基準(zhǔn)信號(hào)和T1數(shù)據(jù)去抖動(dòng)時(shí)的基準(zhǔn)信號(hào)；

所述基準(zhǔn)修正值計(jì)算電路用于在工作于去抖動(dòng)模式時(shí)，將輸入的基準(zhǔn)值減去FIFO深度，差值作為基準(zhǔn)修正值輸出到加法運(yùn)算電路。