[發明專利]金屬氧化物半導體晶體管的金屬硅化工藝及晶體管結構無效
| 申請號: | 200710088451.5 | 申請日: | 2007-03-27 |
| 公開(公告)號: | CN101276757A | 公開(公告)日: | 2008-10-01 |
| 發明(設計)人: | 謝朝景;張毓藍;黃建中;洪宗佑;張俊杰;陳意維 | 申請(專利權)人: | 聯華電子股份有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/28;H01L29/78;H01L29/43;H01L29/49 |
| 代理公司: | 北京市柳沈律師事務所 | 代理人: | 陶鳳波 |
| 地址: | 中國臺灣新竹*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 金屬 氧化物 半導體 晶體管 金屬硅 化工 結構 | ||
技術領域
本發明涉及一種半導體工藝及半導體元件的結構,且特別涉及一種金屬氧化物半導體晶體管(MOS?transistor)的金屬硅化工藝(silicidation?process),以及以此工藝所形成的晶體管結構。
背景技術
在近年來的金屬氧化物半導體晶體管(MOS?transistor)工藝中,為降低源/漏極和硅材質柵極的電阻,一般會進行所謂的自對準金屬硅化物(salicide)工藝。傳統的自對準金屬硅化物工藝是先在晶體管上覆蓋一層耐熱金屬(refractory?metal),然后加熱使源/漏極區和柵極表面的硅材與金屬反應形成金屬硅化物,再去除未反應的金屬。
不過,隨著半導體元件的尺寸日漸縮小,柵極的電阻必須進一步降低,其方法的一即是使整個硅柵極都反應形成金屬硅化物。然而,由于源/漏極區的深度小于硅柵極的厚度,所以在傳統的自對準金屬硅化物工藝中,如欲使整個硅柵極都反應形成金屬硅化物,則源/漏極區內的硅會全部耗盡,而造成短路的問題。
為解決此問題,先前技術提出數種全金屬硅化物(Full?Silicidation,FUSI)工藝。其中一種是形成較薄的硅柵極,其上有厚頂蓋層以作為源/漏極區的離子注入掩模。在源/漏極區形成后,去除頂蓋層,再進行自對準金屬硅化物工藝,以在源/漏極區上形成金屬硅化物,并同時形成全金屬硅化物柵極(fullysilicided?gate)。然而,當前述金屬為鎳時,此種方法有工藝不易控制的問題。
另一種方法是形成正常厚度的硅柵極,其上有頂蓋層且側壁有間隙壁,再于源/漏極區上形成自對準金屬硅化物。接著于基底上沉積介電層,再進行化學機械拋光(CMP)除去部分的介電層,以暴露出頂蓋層。接著除去頂蓋層,再進行另一次自對準金屬硅化物工藝,以使硅柵極反應形成全金屬硅化物柵極,其中源/漏極區上的自對準金屬硅化物因被介電層隔離,故不會受到影響。然而,化學機械拋光工藝的步驟頗為繁雜,也比較難以控制。
發明內容
本發明的目的就是在提供一種金屬氧化物半導體晶體管的金屬硅化工藝,其步驟既簡單又容易控制。
本發明的另一目的是提供一種晶體管的結構,其是由上述本發明的金屬氧化物半導體晶體管的金屬硅化工藝而得到。
在本發明的金屬氧化物半導體晶體管的金屬硅化工藝中,金屬氧化物半導體晶體管包括硅基底,硅基底上的柵介電層,柵介電層上的硅柵極,硅柵極上的頂蓋層,硅柵極與頂蓋層側壁之間隙壁,以及硅柵極旁基底中的源/漏極區。此工藝包括在源/漏極區上形成金屬硅化物層,去除頂蓋層,以及使硅柵極反應形成全金屬硅化物柵極,其特征在于:在形成金屬硅化物層后、去除頂蓋層前,利用反應性氣體的等離子體使金屬硅化物層的表層反應形成保護層。
前述反應性氣體例如是包括含氮氣體、含氧氣體或含氮與氧的氣體。其中,含氮氣體可為氮氣或氨氣,含氧氣體可為氧氣或臭氧,含氮與氧的氣體可為N2O或NO。
前述頂蓋層的材質例如是氮化硅、氧化硅或氮氧化硅。當頂蓋層的材質為氧化硅時,前述反應性氣體可包括含氮氣體或含氮與氧的氣體,且此頂蓋層可以稀釋氫氟酸去除。當頂蓋層的材質為氮化硅或氮氧化硅時,前述反應性氣體可包括含氧氣體。
本發明的晶體管結構則包括硅基底、硅基底上的柵介電層、柵介電層上的全金屬硅化物柵極、柵極側壁之間隙壁、柵極旁基底中的源/漏極區,以及源/漏極區上的金屬硅化物層。此晶體管結構的特征在于金屬硅化物層為保護層所覆蓋,其是由金屬硅化物層的材質反應形成的。
保護層的材質例如是氮化硅、氧化硅、氮氧化硅,或是硅與一種或兩種金屬的合金的氮化物、氧化物或氮氧化物。
另外,前述間隙壁的材質例如是氮化硅、氧化硅或氮氧化硅。當間隙壁的材質為氮化硅或氮氧化硅時,前述保護層的材質可為氮化硅、氮氧化硅,或是硅與一種或兩種金屬的合金的氮化物或氮氧化物。當間隙壁的材質為氧化硅時,保護層的材質可為氧化硅,或是硅與一種或兩種金屬的合金的氧化物。
又,前述金屬硅化物層的材質可為鎳、鈷、鈦、銅、鉬、鉭、鎢、鉺(Er)、鋯、鉑、鐿(Yb)、釓(Gd)或鏑(Dy)的硅化物,或是上述任兩種金屬元素的合金的硅化物,其中尤以硅化鎳鉑為佳。全金屬硅化物柵極的材質例如是鎳、鈷、鈦、銅、鉬、鉭、鎢、鉺、鋯、鉑、鐿、釓或鏑的硅化物,其可為富含硅的金屬硅化物、化學計量比的金屬硅化物,或是富含金屬的金屬硅化物。
由于本發明是以等離子體在源/漏極的金屬硅物層上形成保護層,而不像先前方法般先沉積介電層再加以化學機械拋光而形成保護層,故本發明的工藝既簡單,又容易控制。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于聯華電子股份有限公司,未經聯華電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710088451.5/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:綠色植物洗衣粉
- 下一篇:一種本地資源使用遠程資源服務的方法和裝置以及系統
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





