[發(fā)明專利]半導(dǎo)體集成電路及其測試方法

有效

• 申請?zhí)枺?/td>: 200710088191.1
• 申請日: 2007-03-20
• 公開（公告）號: CN101072025A
• 公開（公告）日: 2007-11-14
• 發(fā)明（設(shè)計）人: 池尻英雄;大西真介
• 申請（專利權(quán)）人: 沖電氣工業(yè)株式會社
• 主分類號: H03K19/00
• 分類號: H03K19/00;G01R31/28
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 浦柏明;劉宗杰

1.一種半導(dǎo)體集成電路，其特征在于，具備：

通過從電源端子施加的第一電源電壓進(jìn)行動作的第一邏輯電路模塊；

變換所述第一電源電壓，生成不同于所述第一電源電壓的第二電源電壓的電壓調(diào)整器；

通過從所述電壓調(diào)整器輸出的所述第二電源電壓進(jìn)行動作的第二邏輯電路模塊；

將比所述第二電源電壓高或比所述第二電源電壓低的測試用電源電壓供給所述第二邏輯電路模塊的測試用電源端子；

輸出使所述電壓調(diào)整器的動作停止的斷電信號的寄存器；

輸入用于將所述第一邏輯電路模塊、所述第二邏輯電路模塊、及所述寄存器設(shè)定為初始狀態(tài)的復(fù)位信號的復(fù)位端子；

輸入用于在將所述寄存器的初始狀態(tài)的設(shè)定解除的狀態(tài)下將所述第一及第二邏輯電路模塊設(shè)定為初始狀態(tài)的測試用復(fù)位信號的測試用復(fù)位端子。

2.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，

具備：輸入側(cè)與所述復(fù)位端子及所述測試用復(fù)位端子連接、且輸出側(cè)與所述第一及第二邏輯電路模塊連接的邏輯門，

所述邏輯門基于所述復(fù)位信號及所述測試用復(fù)位信號的電平，將所述第一及第二邏輯電路模塊設(shè)定為初始狀態(tài)。

3.如權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于，

所述復(fù)位端子及所述測試用復(fù)位端子經(jīng)由所述邏輯門與所述第一及第二邏輯電路模塊連接，

所述復(fù)位端子不經(jīng)由所述邏輯門與所述寄存器連接。

4.一種半導(dǎo)體集成電路，其特征在于，具備：

通過從電源端子施加的第一電源電壓進(jìn)行動作的第一邏輯電路模塊；

變換所述第一電源電壓，生成不同于所述第一電源電壓的第二電源電壓的電壓調(diào)整器；

通過從所述電壓調(diào)整器輸出的所述第二電源電壓進(jìn)行動作的第二邏輯電路模塊；

將比所述第二電源電壓高或比所述第二電源電壓低的測試用電源電壓供給所述第二邏輯電路模塊的測試用電源端子；

輸出使所述電壓調(diào)整器的動作停止的斷電信號的寄存器；

輸入用于將所述第一邏輯電路模塊、所述第二邏輯電路模塊、及所述寄存器設(shè)定為初始狀態(tài)的復(fù)位信號的復(fù)位端子；

與所述第一邏輯電路模塊連接的進(jìn)行所述第一邏輯電路模塊處理的數(shù)據(jù)信號的輸入輸出的輸入輸出端子；

基于從連接于所述第一邏輯電路模塊的所述輸入輸出端子輸入的信號，在將所述寄存器的初始狀態(tài)的設(shè)定解除的狀態(tài)下輸出用于將所述第一及第二邏輯電路模塊設(shè)定為初始狀態(tài)的測試用復(fù)位信號的邏輯門。

5.如權(quán)利要求4所述的半導(dǎo)體集成電路，其特征在于，

具備：接收從連接于所述第一邏輯電路模塊的所述輸入輸出端子輸入的信號時，輸出檢測信號的邏輯電路，

基于從所述邏輯電路輸出的所述檢測信號，輸出所述測試用復(fù)位信號。

6.如權(quán)利要求4或5所述的半導(dǎo)體集成電路，其特征在于，

所述復(fù)位端子不經(jīng)由所述邏輯門與所述寄存器連接。

7.如權(quán)利要求1～5中任一項所述的半導(dǎo)體集成電路，其特征在于，

所述寄存器與所述第一邏輯電路模塊連接，根據(jù)來自所述第一邏輯電路模塊的控制，輸出所述斷電信號。

8.如權(quán)利要求6中所述的半導(dǎo)體集成電路，其特征在于，

所述寄存器與所述第一邏輯電路模塊連接，根據(jù)來自所述第一邏輯電路模塊的控制，輸出所述斷電信號。

9.一種半導(dǎo)體集成電路的測試方法，對具備通過第一電源電壓進(jìn)行動作的第一邏輯電路模塊、變換所述第一電源電壓而生成不同于所述第一電源電壓的第二電源電壓的電壓調(diào)整器、通過從所述電壓調(diào)整器輸出的所述第二電源電壓進(jìn)行動作的第二邏輯電路模塊、以及控制所述電壓調(diào)整器動作的寄存器的半導(dǎo)體集成電路，執(zhí)行多個動作測試項目，其特征在于，

在開始執(zhí)行所述多個動作測試項目之前，將所述第一及第二邏輯電路模塊和寄存器設(shè)定為初始狀態(tài)；

在將所述寄存器設(shè)定為初始狀態(tài)之后，通過所述寄存器將所述電壓調(diào)整器的動作停止；

在停止所述電壓調(diào)整器的動作之后，對所述第二邏輯電路模塊供給比所述第二電源電壓高或比所述第二電源電壓低的測試用電源電壓后，對所述第二邏輯電路模塊執(zhí)行所述多個動作測試項目；

在執(zhí)行了各所述多個動作測試項目后，在將所述寄存器的初始狀態(tài)的設(shè)定解除的狀態(tài)下，將所述第一及第二邏輯電路模塊設(shè)定為初始狀態(tài)。