[發(fā)明專利]舍入運(yùn)算方法及其運(yùn)算裝置

無效

• 申請(qǐng)?zhí)枺?/td>: 200710088187.5
• 申請(qǐng)日: 2007-03-20
• 公開（公告）號(hào): CN101051261A
• 公開（公告）日: 2007-10-10
• 發(fā)明（設(shè)計(jì)）人: 內(nèi)田航
• 申請(qǐng)（專利權(quán)）人: 沖電氣工業(yè)株式會(huì)社
• 主分類號(hào): G06F7/52
• 分類號(hào): G06F7/52;G10L19/00;G11B20/10
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 浦柏明;劉宗杰

技術(shù)領(lǐng)域

本發(fā)明涉及例如在固定小數(shù)點(diǎn)運(yùn)算中使用低精度的乘法器來提高運(yùn)算結(jié)果的精度，同時(shí)使運(yùn)算高速化的舍入運(yùn)算方法及其運(yùn)算裝置。

背景技術(shù)

目前，例如將作為聲音壓縮技術(shù)的MP3(MPEG-1?Audio?Layer?3)進(jìn)行譯碼(解碼)的譯碼器中，需要高速乘法處理。

圖2是表示將現(xiàn)有的MP3文件進(jìn)行譯碼的處理的流程(流程圖)的圖。

在MP3的譯碼時(shí)，未圖示的譯碼器基于從17比特(下稱“bit”)的MP3文件1讀入的數(shù)據(jù)(步驟S1)，作為物理量進(jìn)行生成具有含義的行列數(shù)據(jù)的逆量子化處理(步驟S2)。譯碼器為將逆量子化得到的17bit的各行列要素輸入未圖示的高速的16bit的乘法器(步驟S3)，而需要將其舍入為16bit數(shù)據(jù)2(即舍0入1)(步驟S4)。因此，必須將MP3文件1的最上位bit(下稱“MSB”)或最下位(下稱“LSB”)舍去。舍去的數(shù)據(jù)用乘法器運(yùn)算(步驟S5)，從譯碼器輸出(步驟S6)。

但是，在將先述的數(shù)據(jù)舍入為16bit的處理(步驟S4)中，當(dāng)舍去LSB時(shí)，數(shù)據(jù)精度惡化。與之相對(duì)，當(dāng)舍去MSB時(shí)，在數(shù)據(jù)完整使用MSB的情況下，數(shù)據(jù)被舍入為無含義的數(shù)值，其結(jié)果可能會(huì)使譯碼了的聲音失真。

用于解決這樣的舍入問題的方法在現(xiàn)有的專利文獻(xiàn)1中被提出。

專利文獻(xiàn)1：美國專利第6,360,204B1

圖3是表示現(xiàn)有的專利文獻(xiàn)1中記載的舍入運(yùn)算方法的圖。

該舍入運(yùn)算方法中，通過如下研究舍入處理，使音頻譯碼器的精度提高。

由于乘數(shù)3及被乘數(shù)4分別使用sbit的數(shù)字信號(hào)處理器(Digitalsignal?processor下稱“DSP”)得到的音頻數(shù)據(jù)的乘法結(jié)果5為最大2s?bit，因此，將其按如下順序舍入為sbit。

首先，選擇確保乘法結(jié)果5的上位sbit或下位sbit其中之一。通常，在上位bit的舍入處理中舍入精度低，在下位bit的舍入處理中舍入精度高。它們的選擇方法是任意的。其次，在確保上位sbit時(shí)，確認(rèn)數(shù)據(jù)飽和的有無(即是否使用了MSB)(步驟S10)，若不飽和，則進(jìn)行舍入處理(步驟S11)，若飽和則不進(jìn)行舍入處理。

通過現(xiàn)有的舍入運(yùn)算方法，可提高安裝于sbit的DSP中的音頻譯碼器的精度，但如圖3所示，可選擇的精度在確保上位bit的情況和確保下位bit的情況下，存在限定在兩個(gè)方面的問題，其應(yīng)用程序(application)(應(yīng)用)也被限定在音頻譯碼器中。

即，在現(xiàn)有的舍入運(yùn)算方法或運(yùn)算裝置中，例如在通用的微處理器(下稱“MCU”)中，難以使用bit數(shù)少的低精度的乘法器將乘法高速化，同時(shí)難以適宜地選擇并確保運(yùn)算數(shù)據(jù)的精度，而且，將目標(biāo)應(yīng)用程序不限定在音頻譯碼器中進(jìn)行應(yīng)用也是困難的。

發(fā)明內(nèi)容

本發(fā)明第一方法的舍入運(yùn)算方法中，判定是否使用了由zbit(其中z≥2)構(gòu)成的輸入數(shù)據(jù)中的上位nbit(其中，z＞n≥2)的區(qū)域，若未使用所述特定區(qū)域，則將所述輸入數(shù)據(jù)中的上述上位nbit和下位(z/2-n)bit舍去，舍入為z/2bit值，若使用所述特定區(qū)域，則將所述輸入數(shù)據(jù)中的下位z/2bit舍去，舍入為z/2bit。

在使用了該第一方法的舍入運(yùn)算方法的第一方面的運(yùn)算裝置中，具有舍入處理單元、存儲(chǔ)單元、z/2bit乘法器、位數(shù)調(diào)整單元。

所述舍入處理單元中，將由zbit(其中，z≥2)構(gòu)成的乘數(shù)及被乘數(shù)作為輸入數(shù)據(jù)分別進(jìn)行輸入，判定是否分別使用了所述輸入數(shù)據(jù)中的各上位nbit(其中，z＞n≥2)的特定區(qū)域，若未使用所述特定區(qū)域，則將所述輸入數(shù)據(jù)中的所述上位nbit和下位(z/2-n)bit舍去，分別舍入為z/2bit，若使用所述特定區(qū)域，則將所述輸入數(shù)據(jù)中的下位z/2bit舍去，并分別舍入為z/2bit。所述存儲(chǔ)單元分別存儲(chǔ)所述舍去的各bit數(shù)的信息。所述乘法器將由所述舍入處理單元舍入的所述輸入數(shù)據(jù)相乘，輸出乘法結(jié)果。另外，所述位數(shù)調(diào)整單元基于所述存儲(chǔ)單元中存儲(chǔ)的所述bit數(shù)的信息將所述乘法結(jié)果向左移位來調(diào)整位數(shù)。

這樣，在第一方面的運(yùn)算方法或運(yùn)算裝置中，在引入舍入處理中，根據(jù)條件將確保的位字段(多個(gè)bit)選擇為上位比特位字段或下位位字段，另外，由于可通過應(yīng)用程序調(diào)節(jié)精度，從而使用高速的低精度乘法器將運(yùn)算處理高速化，且確保運(yùn)算的輸出精度。