[發明專利]非易失性半導體存儲器件及其制造方法

無效

• 申請號: 200710086346.8
• 申請日: 2007-03-13
• 公開（公告）號: CN101055893A
• 公開（公告）日: 2007-10-17
• 發明（設計）人: 西川幸江;高島章;清水達雄
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/788
• 分類號: H01L29/788;H01L29/51;H01L27/115;H01L21/336;H01L21/28;H01L21/8247
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 康建峰

交叉引用

本申請基于2006年3月13日提交的在先日本專利申請No.2006-067640并要求其優先權；通過引用將其全部內容包括在此。

技術領域

本發明涉及一種非易失性半導體存儲器件及其制造方法，能夠通過在具有浮動柵電極的疊層柵結構中對電極間絕緣膜使用高介電材料來改進存儲單元性能并減小漏電流。

背景技術

以下將通過實例的方式描述NAND閃存(一種非易失性半導體存儲器件)。

NAND非易失性半導體存儲器件的存儲單元具有疊層結構，其中，在半導體襯底上形成隧穿絕緣膜和浮動柵電極，并且通過電極間絕緣膜在浮動柵電極上形成控制柵電極。在這種存儲單元中，通過施加強電場到隧穿絕緣膜而從硅襯底將電子注入到浮動柵電極中所產生的閾值電壓的偏移用來存儲信息。所希望的是，電極間絕緣膜具有高耦合率和高電容、以及小的漏電流。

以下將參考圖6A到8A描述制造傳統的NAND非易失性半導體存儲器件的存儲單元的方法。圖6A到8A的每幅圖的左側和右側的圖顯示的是互相垂直的橫截面。

首先，在摻雜了預定雜質的硅襯底101上通過熱氧化形成大約7～8nm厚的硅氧化膜102作為隧穿絕緣膜，然后，通過化學汽相沉積(CVD)方法將作為浮動柵電極的60nm厚的摻雜磷的多晶硅層103以及用于器件隔離的掩模材料104相繼沉積在硅氧化膜102上。其后，使用抗蝕劑掩模(未示出)通過活性離子蝕刻(RIE)方法相繼蝕刻掩模材料104、多晶硅層103以及隧穿絕緣膜102，并且蝕刻硅襯底101的暴露區以形成具有100nm深度的槽106(圖6A)。

接下來，用于器件隔離的硅氧化膜107沉積在整個表面上以填充槽106，然后，通過化學機械拋光(CMP)方法從表面去除硅氧化膜107以使表面平坦，從而暴露掩模材料104(圖6B)。

在將暴露的掩模材料104選擇性地蝕刻掉之后，以稀釋的氫氟酸溶液蝕刻掉硅氧化膜107的暴露表面，并且暴露多晶硅層103的側壁108。然后，在整個表面上沉積具有硅氧化物和硅氮化物的疊層結構的SiO₂/SiN/SiO₂膜(以下簡稱為ONO膜)109作為電極間絕緣膜。ONO膜的等效SiO₂厚度是15nm左右。此時，在多晶硅層103的表面和側壁108上三維地形成電極間絕緣膜109(圖7A)。由于ONO膜109的平均介電常數低達5左右，所以必須通過三維地形成電極間絕緣膜109以增加電極間絕緣膜109和多晶硅層103之間的接觸面積來增加有效電容。

隨后，通過CVD方法沉積由多晶硅層制成的100nm厚的導電層110作為控制柵電極，并且然后通過CVD方法沉積用于RIE的掩模材料111。其后，使用抗蝕劑掩模(未示出)通過RIE相繼蝕刻掩模材料111、導電層110、電極間絕緣膜109、多晶硅層103、以及隧穿絕緣膜102，以在字線方向形成狹縫區112(圖7B)。這樣就確定了作為浮動柵電極的多晶硅層103和作為控制柵電極的導電層110的形狀。

最后，通過熱氧化在暴露的表面和電極側壁上形成硅氧化膜113，并且通過離子注入方法形成源極和漏極區114，然后，通過CVD方法形成層間絕緣膜115以覆蓋整個表面(圖8A)。其后，通過現有技術中已知的方法形成配線層等以完成存儲單元。

在上述構造的NAND非易失性半導體存儲器件的存儲單元中，當在寫入和擦除操作期間施加強電場到電極間絕緣膜109時，漏電流在電極間絕緣膜109中流向控制柵電極。因為漏電流阻礙浮動柵電極中通過隧穿絕緣膜進行的電荷存儲和擦除，所以有必要使漏電流保持低于器件規范級別。

根據廣泛調查研究，證明了漏電流在寫入操作完成之前必須小于流入隧穿絕緣膜的電流的1/10。例如，假設隧穿絕緣膜的厚度是7.5nm，隧穿絕緣膜和電極間絕緣膜的耦合率是0.6，并且電極間絕緣膜具有三維結構，則施加到電極間絕緣膜的有效電場(由“表面電荷密度/SiO₂介電常數”定義)估計為12～18MV/cm左右。

在該情況下，在電極間絕緣膜中可接受的漏電流密度大約是1×10^-2A/cm²。

為了獲得NAND非易失性半導體存儲器件的更高存儲容量，需要存儲器件應包含更多存儲單元，每個存儲單元具有小型化的柵極長度和柵極寬度。為了使存儲單元小型化，已經提出了將更高介電常數的材料(高k材料)用于電極間絕緣膜，來取代常規使用的ONO膜(例如，參見JP-A-11-297867)，其原因如下。