[發明專利]一種橋式關機檢測電路

有效

• 申請號: 200710076822.8
• 申請日: 2007-08-30
• 公開（公告）號: CN101141096A
• 公開（公告）日: 2008-03-12
• 發明（設計）人: 劉金云;李靜;唐華;張學
• 申請（專利權）人: 艾默生網絡能源有限公司
• 主分類號: H02M3/335
• 分類號: H02M3/335;H02M7/5387;H02M7/217
• 代理公司: 深圳市順天達專利商標代理有限公司
• 代理人: 高占元

技術領域

本發明涉及同步整流技術，更具體地說，涉及一種橋式關機檢測電路。

背景技術

如圖1所示，是現有的副邊采用同步整流技術的普通全橋電路。為了提高變換器效率，在原邊四個MOS管Q1、Q2、Q3和Q4全關斷時，希望副邊的同步整流管Q5、Q6同時導通續流，于是采用了如圖2所示的副邊驅動電路圖。控制芯片輸出脈沖寬度調制(PWM，Pulse?Width?Modulation)信號為OUTA、OUTB，其中OUTA產生原邊主管Q2、Q4的驅動信號，OUTB產生原邊主管Q1、Q3的驅動信號，由副邊驅動電路產生的副邊同步整流管驅動信號OUT_A為Q5的驅動信號，OUT_B為Q6的驅動信號，這些驅動信號的波形圖如圖3所示。若不對Enable信號做任何處理，則關機過程中，當原邊PWM信號OUTA、OUTB消失后，副邊反相驅動芯片的輸入IN_A、IN_B均為低電平，則輸出信號OUT_A、OUT_B為高電平，全橋電路的副邊同步整流管Q5、Q6同時導通，輸出電感L和輸出電容C會產生諧振，導致輸出負壓。

為改善輸出負壓的現象，現有技術中采用具有故障(Fault)報警功能的控制芯片，關機時，故障信號Fault置高，通過光耦將該信號傳送至副邊，在關機后拉低副邊反相驅動芯片的使能端，封鎖副邊驅動，來避免輸出電感L和輸出電容C諧振產生的關機負壓。故障信號關機電路如圖4所示。

采用故障信號關機控制方式，關機后，輸入電壓很快消失，故障信號Fault在原邊輔助電源消失后變為低電平，反相驅動芯片使能端Enable信號被放開。此時，若副邊為空載，在副邊反相驅動芯片使能端Enable放開后，OUT_A、OUT_B重新變為高電平，副邊的同步整流管Q5、Q6導通，輸出電感L和輸出電容C同樣會發生諧振，產生輸出負壓。此外，關機時若原邊輔助電源下降的速度快于輸出電壓下降的速度，有可能產生關機負壓，如圖5的主電路空載時關機的輸出電壓波形圖所示，該波形圖的橫軸為時間，縱軸為電壓，在t1到t2的這段時間內，存在關機負壓。

發明內容

本發明要解決的技術問題在于，針對現有技術可能產生關機負壓的缺陷，提供一種橋式關機檢測電路。

本發明解決其技術問題所采用的技術方案是，提供一種橋式關機檢測電路，輸入端連接至兩個彼此相差半個周期的方波信號，輸出端連接至一反相驅動芯片的使能端，包括：一開關管，其輸出端電連接至所述外部反相驅動芯片的使能端，輸入端接地；一電容，連接在所述開關管的控制端和輸入端之間；一電阻，用于通過連接的外部電源對電容進行充電；一放電電路，用于在正常工作時對電容進行周期性放電。

在本發明所述的橋式關機檢測電路中，所述放電電路包括：一直流變壓器，其原邊兩端分別連接至所述兩個彼此相差半個周期的方波信號，副邊兩個線圈中的兩個異名端接地；第一二極管，其陰極電連接至所述直流變壓器副邊第一線圈的非地端；第二二極管，其陰極電連接至所述直流變壓器副邊第二線圈的非地端；一穩壓管，其陽極電連接至第一二極管的陽極和第二二極管的陽極。

在本發明所述的橋式關機檢測電路中，所述電阻電連接至所述開關管的控制端，所述放電電路中穩壓管的陰極電連接至所述開關管的控制端。

在本發明所述的橋式關機檢測電路中，正常工作時，所述電容的電壓小于所述開關管的閾值電壓。

在本發明所述的橋式關機檢測電路中，關機時，所述的電容的電壓大于所述的開關管的閾值電壓。

在本發明所述的橋式關機檢測電路中，所述的兩個彼此相差半個周期的方波信號為一電流型控制芯片輸出的兩個脈沖寬度調制信號。

在本發明所述的橋式關機檢測電路中，所述的兩個彼此相差半個周期的方波信號為一電壓型控制芯片輸出的兩個脈沖寬度調制信號。

在本發明所述的橋式關機檢測電路中，所述的反相驅動芯片兩個輸出端分別連接到一全橋同步整流電路副邊的兩個開關管的控制端。

在本發明所述的橋式關機檢測電路中，所述的反相驅動芯片兩個輸出端分別連接到一半橋同步整流電路副邊的兩個開關管的控制端。

實施本發明的橋式關機檢測電路，在原邊驅動消失后的兩到三個開關周期內，拉低副邊驅動芯片的使能端的電平，封鎖副邊驅動，且在重新開機之前，不再受原邊任何信號的影響，徹底解決了關機負壓問題。

附圖說明

下面將結合附圖及實施例對本發明作進一步說明，附圖中：

圖1是現有技術中的全橋同步整流主電路圖；

圖2是現有技術中的副邊驅動電路圖；

圖3是現有技術中全橋同步整流驅動時序圖；