[發(fā)明專利]多主設(shè)備無(wú)沖突訪問(wèn)從設(shè)備的方法及裝置

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200710073453.7
• 申請(qǐng)日: 2007-03-06
• 公開（公告）號(hào): CN101261610A
• 公開（公告）日: 2008-09-10
• 發(fā)明（設(shè)計(jì)）人: 來(lái)智勇
• 申請(qǐng)（專利權(quán)）人: 來(lái)智勇
• 主分類號(hào): G06F13/28
• 分類號(hào): G06F13/28
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

技術(shù)領(lǐng)域

本發(fā)明涉及計(jì)算機(jī)和集成電路領(lǐng)域。

背景技術(shù)

現(xiàn)有技術(shù)中，兩個(gè)或多個(gè)(兩個(gè)以上的)主設(shè)備(如CPU(中央處理器)和DMA(直接存儲(chǔ)器訪問(wèn))控制器)訪問(wèn)同一從設(shè)備(如RAM(隨機(jī)訪問(wèn)存儲(chǔ)器))是通過(guò)仲裁器實(shí)現(xiàn)的。一個(gè)主設(shè)備要訪問(wèn)從設(shè)備，需先發(fā)一個(gè)請(qǐng)求給仲裁器。仲裁器接收到請(qǐng)求后，根據(jù)情況(如優(yōu)先級(jí)及更高優(yōu)先級(jí)的主設(shè)備訪問(wèn)從設(shè)備的情況)安排訪問(wèn)，并回給該主設(shè)備一個(gè)應(yīng)答。主設(shè)備接收到應(yīng)答后，進(jìn)行相應(yīng)的操作。集成電路多用同步電路，請(qǐng)求需要一個(gè)時(shí)鐘周期，應(yīng)答需要一個(gè)時(shí)鐘周期。也就是說(shuō)，采用這種方法，任一主設(shè)備訪問(wèn)一次從設(shè)備最少要花費(fèi)2個(gè)時(shí)鐘周期(一個(gè)請(qǐng)求周期和一個(gè)應(yīng)答周期)。這會(huì)影響主設(shè)備的處理速度。

發(fā)明內(nèi)容

本發(fā)明的目的在于發(fā)明一種兩個(gè)或多個(gè)主設(shè)備無(wú)沖突訪問(wèn)從設(shè)備的方法及使用該方法的裝置，以提高主設(shè)備訪問(wèn)從設(shè)備的效率。

本發(fā)明所發(fā)明的方法是兩個(gè)或多個(gè)主設(shè)備訪問(wèn)從設(shè)備的方法，其要點(diǎn)是每一主設(shè)備能根據(jù)情況訪問(wèn)從設(shè)備，不會(huì)產(chǎn)生訪問(wèn)沖突。每一主設(shè)備可有不同的訪問(wèn)從設(shè)備的優(yōu)先級(jí)，可根據(jù)其優(yōu)先級(jí)和比自己優(yōu)先級(jí)高的主設(shè)備訪問(wèn)從設(shè)備的情況訪問(wèn)從設(shè)備。每一主設(shè)備訪問(wèn)從設(shè)備的優(yōu)先級(jí)可是固定的，高優(yōu)先級(jí)的主設(shè)備可將自己訪問(wèn)從設(shè)備的信息或信號(hào)傳送給低優(yōu)先級(jí)的主設(shè)備，低優(yōu)先級(jí)的主設(shè)備可根據(jù)這些信息或信號(hào)訪問(wèn)從設(shè)備。主設(shè)備可是計(jì)算處理部件(如CPU、處理器(processor)、MCU(微控制器或機(jī)器控制器)等)或DMA控制器。從設(shè)備可是RAM。RAM可是SRAM(靜態(tài)存儲(chǔ)器)。計(jì)算處理部件、DMA控制器和SRAM可處于同一塊集成電路。

本發(fā)明所發(fā)明的裝置是采用了前述方法的裝置，該裝置含有兩個(gè)或多個(gè)主設(shè)備，至少一個(gè)兩個(gè)或多個(gè)主設(shè)備要訪問(wèn)的從設(shè)備，其要點(diǎn)在于訪問(wèn)該從設(shè)備的主設(shè)備能根據(jù)情況直接無(wú)沖突地訪問(wèn)該從設(shè)備。訪問(wèn)同一從設(shè)備的主設(shè)備可有不同的訪問(wèn)該從設(shè)備的優(yōu)先級(jí)，這些主設(shè)備可根據(jù)自己的優(yōu)先級(jí)和比自己訪問(wèn)該從設(shè)備的優(yōu)先級(jí)高的主設(shè)備訪問(wèn)該從設(shè)備的情況無(wú)沖突地訪問(wèn)該從設(shè)備。訪問(wèn)同一從設(shè)備的主設(shè)備訪問(wèn)該從設(shè)備的優(yōu)先級(jí)可是固定的，高優(yōu)先級(jí)的主設(shè)備可將自己訪問(wèn)該從設(shè)備的信息或信號(hào)傳送給低優(yōu)先級(jí)的主設(shè)備，低優(yōu)先級(jí)的主設(shè)備可根據(jù)這些信息或信號(hào)訪問(wèn)該從設(shè)備。主設(shè)備可是計(jì)算處理部件或DMA控制器。從設(shè)備可是RAM。RAM可是SRAM。該裝置可含有一個(gè)計(jì)算處理部件、兩個(gè)DMA控制器(DMA1和DMA2)和SRAM；計(jì)算處理部件、DMA1和DMA2可無(wú)沖突地訪問(wèn)SRAM，DMA1訪問(wèn)SRAM的優(yōu)先級(jí)可最高，DMA2的可次之，計(jì)算處理部件訪問(wèn)SRAM的優(yōu)先級(jí)可最低。計(jì)算處理部件、DMA1、DMA2和SRAM可處在同一塊集成電路中。

本發(fā)明使主設(shè)備根據(jù)優(yōu)先級(jí)無(wú)沖突地訪問(wèn)從設(shè)備。優(yōu)先級(jí)最高的主設(shè)備可以隨時(shí)訪問(wèn)從設(shè)備，就像該從設(shè)備是它單獨(dú)訪問(wèn)的一樣；優(yōu)先級(jí)低的主設(shè)備在優(yōu)先級(jí)高的主設(shè)備不訪問(wèn)從設(shè)備的情況下，也可以直接訪問(wèn)該從設(shè)備。這樣訪問(wèn)，無(wú)需仲裁器干預(yù)，無(wú)需應(yīng)答周期。因此，每一主設(shè)備訪問(wèn)一次從設(shè)備可能會(huì)節(jié)約一個(gè)時(shí)鐘周期。在極端情況下，每一主設(shè)備可以節(jié)約一半訪問(wèn)從設(shè)備的時(shí)間。訪問(wèn)從設(shè)備的時(shí)間少了，速度快了，還可以減少數(shù)據(jù)緩存的數(shù)量，降低成本。

附圖說(shuō)明

附圖1是本發(fā)明的一種實(shí)施方案的一個(gè)示意圖。其中1是DMA1，2是DMA2，3是計(jì)算處理部件，4是SRAM，5是二輸入與非門，6是多路向量選擇器，7是三輸入與門，RN1、WN1、RN2、WN2、RN3、WN3和RN4、WN4分別是DMA1、DMA2、計(jì)算處理部件和SRAM的讀寫信號(hào)(低有效)，A1、D1、A2、D2、A3、D3和A4、D4分別是DMA1、DMA2、計(jì)算處理部件和SRAM的地址和寫數(shù)據(jù)，D5是從SRAM讀出的數(shù)據(jù)，RW1和RW2分別是DMA1和DMA2訪問(wèn)SRAM的信號(hào)。

附圖2是DMA2輸出的讀寫信號(hào)RN2和WN2的生成電路。其中8是二輸入或門，RNb和WNb是DMA2要訪問(wèn)SRAM的內(nèi)部讀寫信號(hào)。

附圖3是計(jì)算處理部件輸出的讀寫信號(hào)RN3和WN3的生成電路。其中9是三輸入或門，RNc和WNc是計(jì)算處理部件要訪問(wèn)SRAM的內(nèi)部讀寫信號(hào)。

具體實(shí)施方式

下面根據(jù)附圖說(shuō)明本發(fā)明這種實(shí)施方案的具體實(shí)施方式。DMA11、DMA22和計(jì)算處理部件3是主設(shè)備，SRAM?4是從設(shè)備。DMA11訪問(wèn)SRAM?4(即對(duì)SRAM4進(jìn)行讀或?qū)?的優(yōu)先級(jí)最高，DMA22的次之，計(jì)算處理部件3訪問(wèn)SRAM4的優(yōu)先級(jí)最低。DMA11可隨時(shí)訪問(wèn)SRAM4，其訪問(wèn)地址A1通過(guò)多路向量選擇器6傳送到SRAM4。如果是寫操作，其數(shù)據(jù)D1亦通過(guò)多路向量選擇器6傳送到SRAM4。多路向量選擇器6可由若干個(gè)多路選擇器組成。DMA22要訪問(wèn)SRAM4時(shí)，產(chǎn)生內(nèi)部讀信號(hào)RNb或內(nèi)部寫信號(hào)WNb。如果DMA11沒(méi)有訪問(wèn)SRAM4，則其訪問(wèn)SRAM4的信號(hào)RW1為低，DMA22輸出的讀寫信號(hào)RN2和WN2分別等于內(nèi)部讀寫信號(hào)RNb和WNb，其訪問(wèn)SRAM4的地址A2可通過(guò)多路向量選擇器6傳送到SRAM4。如果DMA11正在訪問(wèn)SRAM4，則其訪問(wèn)SRAM4的信號(hào)RW1為高，DMA22輸出的讀寫信號(hào)RN2和WN2均為高，它就訪問(wèn)不到SRAM4，它的地址A2也不會(huì)被選擇傳送到SRAM4。計(jì)算處理部件3要訪問(wèn)SRAM4時(shí)，產(chǎn)生內(nèi)部讀信號(hào)RNc或內(nèi)部寫信號(hào)WNc。如果DMA11和DMA22都沒(méi)有訪問(wèn)SRAM4，則它們?cè)L問(wèn)SRAM4的信號(hào)RW1和RW2均為低，計(jì)算處理部件3輸出的讀寫信號(hào)RN3和WN3分別等于內(nèi)部讀寫信號(hào)RNc和WNc，其訪問(wèn)SRAM4的地址A3通過(guò)多路向量選擇器6傳送到SRAM4。否則，如果DMA11或DMA22正在訪問(wèn)SRAM4，則其訪問(wèn)SRAM4的信號(hào)RW1或RW2為高，計(jì)算處理部件3輸出的讀寫信號(hào)RN2和WN2均為高，它訪問(wèn)不到SRAM4，它的地址A3也不會(huì)被選擇傳送到SRAM4。所有這些主設(shè)備、從設(shè)備及相關(guān)電路可做在同一塊集成電路中。DMA22可根據(jù)DMA11訪問(wèn)SRAM4的信號(hào)RW1控制其內(nèi)部讀信號(hào)RNb或內(nèi)部寫信號(hào)WNb的長(zhǎng)短及接著要進(jìn)行的操作。計(jì)算處理部件3可根據(jù)DMA11訪問(wèn)SRAM4的信號(hào)RW1和DMA22訪問(wèn)SRAM4的信號(hào)RW2控制其內(nèi)部讀信號(hào)RNc或內(nèi)部寫信號(hào)WNc的長(zhǎng)短及接著要進(jìn)行的操作。