[發明專利]移位寄存器和液晶顯示裝置

有效

• 申請號: 200710072814.6
• 申請日: 2007-01-05
• 公開（公告）號: CN101216622A
• 公開（公告）日: 2008-07-09
• 發明（設計）人: 江建學;陳思孝
• 申請（專利權）人: 群康科技（深圳）有限公司;群創光電股份有限公司
• 主分類號: G02F1/133
• 分類號: G02F1/133;G09G3/36
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明是關于一種移位寄存器和采用該移位寄存器的液晶顯示裝置。

背景技術

液晶顯示裝置因具有低輻射性、體積輕薄短小和耗電低等特點，已廣泛應用在手機、個人數字助理、筆記本電腦、個人電腦和電視等領域，并已成為目前顯示裝置的主流產品。通常，液晶顯示裝置的驅動電路包括一數據驅動電路和一掃描驅動電路。數據驅動電路用于控制每一像素單元的顯示亮度，掃描驅動電路則用于控制薄膜晶體管的導通與截止。兩驅動電路均應用移位寄存器作為其核心電路單元。移位寄存器是由多個移位寄存單元串聯而成，且前一級移位寄存單元的輸出信號為后一級移位寄存單元的輸入信號，后一級移位寄存單元的輸出信號為前一級移位寄存單元的反饋信號。

請參考圖1，其是一種現有技術移位寄存單元的電路示意圖。該移位寄存單元100包括一信號輸入端V_IN1、一信號輸出端V_OUT1、一時鐘信號輸入端CK、一反相時鐘信號輸入端CKb、一高電平電源輸入端V_DD、一低電平電源輸入端V_SS、一反饋信號輸入端V_OUT2、一第一晶體管101、一第二晶體管102、一第三晶體管103、一第四晶體管104、一第五晶體管105和一第六晶體管106。該第一晶體管101的柵極電連接于該反相時鐘信號輸入端CKb，漏極電連接于該信號輸入端V_IN1，源極電連接于該第四晶體管104的柵極；該第二晶體管102的柵極和漏極均電連接于該高電平電源輸入端V_DD，源極分別電連接于該第三晶體管103的漏極和該第五晶體管105的柵極；該第三晶體管103的柵極電連接于該信號輸出端V_OUT1，源極電連接于該低電平電源輸入端V_SS；該第四晶體管104的漏極電連接于該時鐘信號輸入端CK，源極分別電連接于該第五晶體管105的漏極和該信號輸出端V_OUT1；該第五晶體管105的源極電連接于該低電平電源輸入端V_SS；該第六晶體管106的柵極電連接于該反饋信號輸入端V_OUT2，漏極電連接于該信號輸出端V_OUT1，源極電連接于該低電平電源輸入端V_SS。

為了使該移位寄存單元100的輸出V_OUT1能夠快速充電與放電，負責充電的第四晶體管104與負責放電的第五、第六晶體管105、106必須要能承受較大的電流，所以其溝道寬度較大，一般來說其寬度約在數千微米左右，如此將會占據相當大的電路布局空間。

此外該移位寄存單元100是利用下一級輸出V_OUT2作為其反饋信號以進行放電，若該移位寄存單元100為最后一級，則無下一級輸出為其反饋信號，則可能無法完全放電。

請參考圖2，其是該移位寄存單元100所在移位寄存器(圖未示)的時序示意圖。其中，曲線15和17分別表示第(N-1)和N級移位寄存單元的輸出信號的充放電情形，N級為最后一級，因此會出現放電不完全的情形，如虛框10所示。再以曲線15為例，第(N-1)級的輸出信號放電時間約為25μs，且在第N級的輸出信號為充電時，仍未放電完全，使得相鄰兩級的信號重疊，如虛框12所示，進而導致采用該移位寄存器作為數據驅動電路及掃描驅動電路的液晶顯示裝置，在進行列掃描或行掃描時，存在相鄰兩列或行同時進行掃描的現象，導致輸出信號產生相互干擾，使畫面產生色差，造成液晶顯示裝置無法正常顯示。

發明內容

為了克服現有技術中移位寄存器占電路布局空間大且信號重疊的問題，有必要提供一種占電路布局空間小、無需后一級移位寄存單元作為前一級移位寄存單元的反饋信號且輸出信號無重疊的移位寄存器。

還有必要提供一種采用上述移位寄存器、顯示良好的液晶顯示裝置。