[發(fā)明專利]T形網(wǎng)絡(luò)擴(kuò)閾型任意值通用門電路的構(gòu)建方法及七值電路

無效

• 申請?zhí)枺?/td>: 200710072226.2
• 申請日: 2007-05-21
• 公開（公告）號: CN101079622A
• 公開（公告）日: 2007-11-28
• 發(fā)明（設(shè)計）人: 劉瑩;方倩;方振賢
• 申請（專利權(quán)）人: 黑龍江大學(xué)
• 主分類號: H03K19/20
• 分類號: H03K19/20
• 代理公司: 哈爾濱市哈科專利事務(wù)所有限責(zé)任公司
• 代理人: 劉婭

(一)技術(shù)領(lǐng)域

本發(fā)明屬于數(shù)字集成電路技術(shù)領(lǐng)域，具體地說是一種T形網(wǎng)絡(luò)擴(kuò)閾型任意值通用門電路的構(gòu)建方法，通用門包括非門、右移門、左移門和跟隨器。

(二)技術(shù)背景

隨著MOS集成電路技術(shù)的飛速發(fā)展，集成規(guī)模越來越大，集成度越來越高，VLSI(超大規(guī)模集成電路)出現(xiàn)一些不足，首先在VLSI基片上，布線卻占用70％以上的硅片面積；在可編程邏輯器件(如FPGA和CPLD)中也需有大量可編程內(nèi)部連線(包括可編程連接開關(guān)，如熔絲型開關(guān)、反熔絲型開關(guān)、浮柵編程元件等)，將各邏輯功能塊或輸入/輸出連接起來，完成特定功能的電路，布線(包括編程連接開關(guān))占了材料很大的成本。減少布線成本的比重成為十分重要的問題。對每根連線傳輸數(shù)字信息，二值信號是攜帶信息量最低的一種，而多值信號攜帶信息量大于二值信號，表明從信息傳輸方面看，采用多值信號可減少連線數(shù)。從信息存儲方面看，采用多值信號可提高信息存儲密度，特別是利用MOS管柵極電容存儲信息，同一電容存儲信息量多值比二值大。目前多值器件的研制已廣泛開展，東芝與Sandisk公司通過70nm的CMOS技術(shù)和2bit/單元的多值技術(shù)相配合，在146mm²的芯片上實現(xiàn)了8Gbit的存儲容量；三星開發(fā)的8Gbit產(chǎn)品采用63nm的CMOS技術(shù)和2bit/單元的多值技術(shù)；4值存儲器的研制成功和商品化是多值研究的重要的一步，但需要控制或改變管的開關(guān)閾值V_tn，改變閾值方法是在半導(dǎo)體制造工藝中用多級離子注入技術(shù)，或控制浮游柵極存儲的電子量等方法控制閾值。

現(xiàn)有技術(shù)和存在問題：

已有技術(shù)控制MOS管閾值的缺點(diǎn)：①控制閾值的幅度有限(因離子注入濃度是有限的)，開啟分辨率低；而且工藝中控制閾值幅度常會改變MOS管的性能，例如閾值電壓的降低回導(dǎo)致切斷電流的劇增，閾值電壓的調(diào)整對管的性能和穩(wěn)定性有影響，穩(wěn)定的V_tn非常重要。對多值記憶，注入浮游柵極的電子量是連續(xù)變化的，需極精細(xì)地控制，各門檻電壓電平尚達(dá)不到準(zhǔn)穩(wěn)定狀態(tài)。因此目前實用的電壓型多值電路不大于4值電路，更多值電路應(yīng)用較困難。②只能控制閾值的幅度，不能改變MOS管開啟性質(zhì)(如變≥t導(dǎo)通為＜t導(dǎo)通)，而多值邏輯門須有二種開啟性質(zhì)的MOS管，才能使組合電路結(jié)構(gòu)最簡，例如七值非門、七值右移門和七值跟隨器的電路結(jié)構(gòu)本應(yīng)完全相同，只是閾值電壓及其開啟性質(zhì)不同。然而目前只控制閾值幅度的工藝，使上述多值門結(jié)構(gòu)差別很大，結(jié)構(gòu)復(fù)雜，影響其實現(xiàn)。③需要增加離子注入額外的工序，且只能在半導(dǎo)體制造工藝中控制閾值，不但增加工藝復(fù)雜性，而且不能在半導(dǎo)體制造工藝后由用戶來控制閾值，或閾值用戶不可編程。

(三)發(fā)明內(nèi)容

本發(fā)明目的是公開一種基于常規(guī)MOS管，用MOS管閾值擴(kuò)展電路來擴(kuò)展MOS管的閾值，擴(kuò)展電路作用包括放大、縮小、改變開啟性質(zhì)和提高開啟分辨率的T形網(wǎng)絡(luò)擴(kuò)閾型任意值通用門電路的構(gòu)建方法及七值電路。

本發(fā)明的T形網(wǎng)絡(luò)擴(kuò)閾型任意值通用門電路的構(gòu)建方法為：設(shè)定任意值通用門電路為K值，K＝3，4，......；采用K-1＝K′個擴(kuò)閾型NMOS管G_i，i＝1，2，3，......，K′；擴(kuò)閾型NMOS管G_i的柵極經(jīng)閾值擴(kuò)展電路連接輸入x；擴(kuò)閾型NMOS管G₁源極接地，其它管G₂～G_K’的源極都接引線g，采用K′-1個二極管D_i，i＝1，2，3，......，K′-1，二極管D_i的負(fù)極和正極依次連接擴(kuò)閾型NMOS管G_i的漏極和擴(kuò)閾型NMOS管G_i+1的漏極；擴(kuò)閾型NMOS管G_K’的漏極經(jīng)過負(fù)載接電源V_DD，并在擴(kuò)閾型NMOS管G_K’的漏極接出通用門輸出。

本發(fā)明產(chǎn)品還有這樣一些構(gòu)建方法的特征：

1、所述的擴(kuò)閾型NMOS管G_i的歸一化擴(kuò)展閾值按i＝1，2，3......，K′-1，K’順序依次取為＜K′-1.5，＜K′-2.5，＜K′-3.5，......，＜1.5，＜0.5，≥K′-0.5，引線g接地，通用門輸出為右移門輸出信號z；

2、所述的擴(kuò)閾型NMOS管G_i的歸一化擴(kuò)展閾值按i＝1，2，3......，K′-1，K’順序依次取為≥0.5，≥1.5，≥2.5，......、≥K′-2.5，≥K′-1.5，≥K′-0.5，引線g接地，通用門輸出為非門輸出信號y；