[發(fā)明專利]電能計(jì)量集成電路芯片增益自動控制方法有效
| 申請?zhí)枺?/td> | 200710070929.1 | 申請日： | 2007-08-22 |
| 公開（公告）號： | CN101109776A | 公開（公告）日： | 2008-01-23 |
| 發(fā)明（設(shè)計(jì)）人： | 俞盛榮 | 申請（專利權(quán)）人： | 俞盛榮 |
| 主分類號： | G01R22/06 | 分類號： | G01R22/06 |
| 代理公司： | 浙江杭州金通專利事務(wù)所有限公司 | 代理人： | 沈孝敬 |
| 地址： | 310002浙江省*** | 國省代碼： | 浙江;33 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 電能 計(jì)量 集成電路 芯片 增益 自動控制 方法 | ||
1.電能計(jì)量集成電路芯片增益自動控制方法，其特征在于將電能計(jì)量集成電路芯片(IC)采集到的電流回路范圍的信號，分為大電流(I)和小電流(II)兩段，CPU在大電流(I)和小電流(II)兩段對電能計(jì)量集成電路芯片(IC)配置不同的增益，使大、小電流信號全部落在電能計(jì)量集成電路芯片(IC)的小電流動態(tài)工作范圍內(nèi)。
2.如權(quán)利要求1所述的電能計(jì)量集成電路芯片增益自動控制方法，其特征在于所述的電能計(jì)量集成電路芯片(IC)輸出端有電流模擬量信息，所述的兩段電流值有交集，并按以下步驟進(jìn)行：
(1)CPU每2-3秒，讀取電能計(jì)量集成電路芯片(IC)的電流值；
(2)CPU對讀取的電流值進(jìn)行判斷：如果I≥A1，將電能計(jì)量集成電路芯片(IC)的增益設(shè)置為低增益；如果I≤A2，將電能計(jì)量集成電路芯片(IC)的增益設(shè)置為高增益；如果A1＞I＞A2，增益設(shè)置不變；
其中，I表示實(shí)測電流值，A1表示小電流段(II)的上限值，A2表示大電流段(I)的下限值。
3.如權(quán)利要求2所述的電能計(jì)量集成電路芯片增益自動控制方法，其特征在于小電流段(II)的上限值A(chǔ)1＝1.5～1.8Ib，大電流段(I)的下限值A(chǔ)2＝7～9Ib，式中Ib表示電能表的標(biāo)定電流。
4.如權(quán)利要求1～3任何一項(xiàng)所述的電能計(jì)量集成電路芯片增益自動控制方法，其特征在于所述的電能計(jì)量集成電路芯片(IC)為5460或ATT7022。
5.如權(quán)利要求1所述的電能計(jì)量集成電路芯片增益自動控制方法，其特征在于所述的電能計(jì)量集成電路芯片(IC)輸出端有正比于功率的高、低頻脈沖信息，在CPU中建立兩個(gè)可預(yù)置數(shù)的計(jì)數(shù)器(1#、2#)，用于記錄由電能計(jì)量集成電路芯片(IC)輸出的高頻脈沖(PH)數(shù)；所述的兩段電流值有交集，并按以下步驟進(jìn)行：
(1)計(jì)數(shù)器(1#、2#)定時(shí)記錄電能計(jì)量集成電路芯片(IC)輸出的高頻脈沖(PH)數(shù)；
(2)到達(dá)設(shè)置的時(shí)間后，計(jì)數(shù)器(1#、2#)停止計(jì)數(shù)，當(dāng)脈沖數(shù)計(jì)錄到等于或大于預(yù)置脈沖數(shù)(N1、N2)時(shí)，計(jì)數(shù)器輸出端電平由低電平翻轉(zhuǎn)為高電平；
(3)CPU讀計(jì)數(shù)器輸出端電平，并作智能判斷：如果兩個(gè)計(jì)數(shù)器(1#、2#)的輸出端電平均為高電平，將電能計(jì)量集成電路芯片(IC)的增益設(shè)置為低增益；如果兩個(gè)計(jì)數(shù)器(1#、2#)的輸出端電平均為低電平，將電能計(jì)量集成電路芯片(IC)的增益設(shè)置為高增益；如果兩個(gè)計(jì)數(shù)器(1#、2#)的輸出端電平為一個(gè)高電平和一個(gè)低電平，原增益設(shè)置維持不變；
(4)計(jì)數(shù)器(1#、2#)清零后重復(fù)上述步驟。
6.如權(quán)利要求5所述的電能計(jì)量集成電路芯片增益自動控制方法，其特征在于第一計(jì)數(shù)器(1#)的預(yù)置脈沖數(shù)N1＝1.5～1.8Fb，第二計(jì)數(shù)器(2#)的預(yù)置脈沖數(shù)N2＝3.5～4.5Fb，其中Fb為電能表在標(biāo)定功率的條件下，電能計(jì)量集成電路芯片(IC)的輸出頻率。
7.如權(quán)利要求6所述的電能計(jì)量集成電路芯片增益自動控制方法，其特征在于高增益設(shè)置數(shù)與低增益設(shè)置數(shù)的比例為4∶1。
8.如權(quán)利要求5～7任何一項(xiàng)所述的電能計(jì)量集成電路芯片增益自動控制方法，其特征在于所述的電能計(jì)量集成電路芯片(IC)為ADE7755。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于俞盛榮，未經(jīng)俞盛榮許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200710070929.1/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
