[發明專利]實時高速的多DSP分布式處理系統

無效

• 申請號: 200710070752.5
• 申請日: 2007-08-10
• 公開（公告）號: CN101192205A
• 公開（公告）日: 2008-06-04
• 發明（設計）人: 賀惠農;沈平;劉寶華;秦巍
• 申請（專利權）人: 杭州億恒科技有限公司
• 主分類號: G06F13/362
• 分類號: G06F13/362;G06F13/40;G06F15/16
• 代理公司: 杭州杭誠專利事務所有限公司
• 代理人: 林寶堂

技術領域

本發明涉及信號處理領域，尤其涉及一種實時高速的多DSP分布式處理系統，特別適用于大規模高速數據采集處理、數據實時分析、數字圖像處理、視頻處理和實時控制等信號處理等領域。

背景技術

DSP作為數字信號處理器，應用于信號處理的各個領域，但隨著對信號實時處理能力要求越來越高，傳統的單DSP處理器系統，由于受單個DSP處理器資源的限制，使之在高速數據采集處理和實時分析、信號大量處理和運算等方面不能滿足其要求。為了提高處理能力，人們試圖通過增加DSP處理器數量的方式來實現。

現有的多DSP處理器的數據處理系統一般是采用多個DSP處理器主從串聯協同處理的方式來實現。這種方式雖然可以通過串連從處理DSP處理器來分擔部分的數據運算而使系統的處理能力在一定程度上的得到提高，但其數據的實時傳輸能力、主控制DSP處理器的資源開銷將會隨串連的從處理DSP處理器數量的增加而成為系統的瓶頸，從而限制系統的擴展和實際處理性能的提高；故對于采用這種多DSP處理器互連處理方式的系統，其并不能充分滿足數據量大、實時性強的信號處理領域的處理要求。

而通過多個DSP處理器并聯方式來實現數據處理能力的提高，目前也已經有所嘗試。例如，中國專利文獻公開了一種基于多DSP并行處理的自主移動機器人平臺[申請號：CN02156031.5]，包括：上層控制計算機通過CAN總線與多個DSP處理系統相連；多個DSP系統之間通過CAN總線相連，以連成控制器局部網絡。還有人發明了一種基于兩級DSP的并聯裝備開放式運動控制卡及控制方法[申請號：CN200510122323.9]，該系統采用了多CPU并行處理的兩級控制結構，將系統的總體控制和電機的具體控制功能分離，由控制級CPU作為控制卡的核心，控制和協調整個系統的操作；采用可編程邏輯器件FPGA構造通訊接口，將控制級的中央處理單元和執行級的電機控制單元與FPGA芯片相連接，通過FPGA控制FIFO和同步狀態信號實現數據的高速傳輸和電機同步控制；控制方法包括中央處理CPU離散控制軌跡，由執行級CPU進行位置與速度反演，然后通過變參數位置PID控制伺服電機。上述多DSP互連處理方案在一定程度上仍不能充分滿足數據量大、實時性強的信號處理領域的處理要求，其原因在于：

對于方案一：

1.CAN作為一種現場傳輸總線，其傳輸能力并不能滿足高速數據采集處理、實時分析等信號處理領域的傳輸要求。

2.作為多DSP并聯處理方式，其并沒有對總線等共享資源使用的仲裁機制，在實時、大規模數據處理的應用環境下，將存在總線等共享資源使用的競爭，從而影響系統的運行的穩定性和可靠性；

對于方案二：

1.其多個DSP的互連控制結構實際是一個串聯的主控制DSP和多個并聯的從處理DSP協同處理方式，故存在由于主控制DSP處理器資源的限制而擴展性差、處理能力提高有限的問題，故對于大規模高速數據采集處理、實時分析等高速信號處理領域，其并不能充分滿足處理能力的要求。

2.作為從DSP處理器，其并聯的互連方式并不是通過共享總線等資源來實現的，而是通過FPGA構造各自獨立的FIFO來實現與主處理DSP點對點的通信，其實時性較差，同時也對主處理DSP的處理能力提出更高要求，故并不能充分滿足數據量大、實時性強的信號處理領域的處理要求；另外多個DSP之間通信采用FPGA控制FIFO來實現，其不但整體結構復雜，制造成本高，而各個DSP之間工作協調性較差。

發明內容

本發明主要是解決現有技術所存在的數據處理速度慢，難以適應信號處理要求較高的領域的要求，數據信息的實時傳輸能力較差等的技術問題；提供了一種能夠實現數據信息高速處理，實現數據信息實時高速傳輸，滿足信號處理的各個領域對信號處理能力越來越高的要求的實時高速的多DSP分布式處理系統。

本發明還有一目的是解決現有技術所存在的結構設計不夠合理，制造成本高，各個DSP之間協調性較差等的技術問題；提供了一種結構合理，制造成本低，協調性好，通訊速度快的實時高速的多DSP分布式處理系統。

本發明的上述技術問題主要是通過下述技術方案得以解決的：實時高速的多DSP分布式處理系統，其特征在于，它包括一個用于同電腦進行信息交換的通信處理電路，通信處理電路與數據總線相連接，在數據總線上并聯有多個用于進行數據處理的DSP數字處理器，所述的通信處理電路上還連接有一個用于產生仲裁控制信號的數據總線仲裁邏輯電路，所述的數據總線仲裁邏輯電路通過數據總線仲裁控制引出線與各DSP數字處理器相連。