[發明專利]用于TD-SCDMA和4G終端的脈沖密度調制器有效
| 申請號: | 200710069083.X | 申請日: | 2007-06-15 |
| 公開(公告)號: | CN101252397A | 公開(公告)日: | 2008-08-27 |
| 發明(設計)人: | 許曉斌;許雪琦 | 申請(專利權)人: | 浙江華立通信集團有限公司 |
| 主分類號: | H04B14/02 | 分類號: | H04B14/02;H04B14/04;H03K7/08 |
| 代理公司: | 杭州中平專利事務所有限公司 | 代理人: | 翟中平 |
| 地址: | 310012*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 td scdma 終端 脈沖 密度 調制器 | ||
1.一種用于TD-SCDMA、Beyond3G、4G終端的脈沖密度調制器,其特征為,該脈沖密度調制器由以下部件構成:
(1)DSP接口;
(2)時鐘門控單元;
(3)時鐘分頻器;
(4)累加器;
(5)或門;
(6)輸出寄存器;
(7)復位電路;
(8)輸出控制電路;
在上述組成中,DSP接口,作為脈沖密度調制器PDM與外部的DSP之間的輸入輸出接口,對外與DSP之間具有連接接口關系,對內則與PDM內部的時鐘分頻器、累加器、或門、復位電路之間具有信號連接關系;
時鐘門控單元從外部時鐘生成器接收時鐘信號,同時從外部時鐘生成器接收PDM時鐘使能控制信號,在PDM時鐘使能控制信號的作用下,對外部時鐘生成器輸入的時鐘信號進行門控,產生脈沖密度調制器PDM內部的工作時鐘信號,并將PDM內部的工作時鐘信號輸出到時鐘分頻器、累加器、輸出寄存器、復位電路;
時鐘分頻器從時鐘門控單元接收工作時鐘信號,并從DSP接口接收時鐘分頻控制信號,在時鐘分頻控制信號的作用下,利用其內部計數器完成分頻,將分頻輸出信號提供給累加器使用;
累加器從DSP接口接收控制信號,從時鐘分頻器接收時鐘分頻信號,從復位電路接收復位信號,以及從時鐘門控單元接收工作時鐘信號,累加器輸出結果到或門;
或門對來自累加器的累加結果以及來自DSP接口的信號做或運算,運算結果輸出到輸出寄存器進行寄存;
輸出寄存器寄存來自或門的運算結果,按內部工作時鐘同步輸出到輸出控制電路;
輸出控制電路接收來自輸出寄存器的輸出,以及來自DSP接口的控制信號,在來自DSP接口的控制信號作用下,將來自輸出寄存器的輸出發送到外部的RC低通濾波器,由RC低通濾波器完成數字量到模擬量的轉換;
復位電路根據通過DSP接口接收來自外部DSP的復位信號,并按照PDM內部工作時鐘節拍,同步產生PDM內部復位信號,將PDM內部復位信號發送到PDM內部的累加器、時鐘分頻器。
2.一種用于TD-SCDMA、Beyond3G、4G終端的脈沖密度調制器PDM,該脈沖密度調制器PDM由DSP接口、時鐘門控單元、時鐘分頻器、累加器、或門、輸出寄存器、復位電路、輸出控制電路部件構成,其特征是:
(1)脈沖密度調制器PDM內部的DSP接口主要由DSP地址總線的地址譯碼器和數據寄存器構成,DSP接口完成對地址總線的地址譯碼,當譯碼出的地址落入對應于PDM的內存映射時,DSP數據總線發送到DSP接口中的數據被寄存到相應的寄存器中;
(2)脈沖密度調制器PDM都由其DSP接口中的一個16比特的寄存器所控制,后者被稱為PDM寄存器;
(3)PDM寄存器中用其存儲的數據比特位的值表示在一個周期內高電平脈沖的數目;
(4)DSP通過其與脈沖密度調制器PDM之間的地址總線、數據總線寫PDM寄存器,設置PDM寄存器中的值;
(5)PDM寄存器中的部分比特位被用作模式比特,這些模式比特的值來自DSP的內存映射寄存器,PDM寄存器寄存這些信號并提供給PDM內部相關模塊使用,這些模式比特決定了脈沖密度調制器PDM工作的不同模式;
(6)PDM寄存器中的模式比特決定了脈沖密度調制器PDM可以工作在正常操作模式、高軌電平輸出模式、禁止輸出模式即高阻態Hi-Z模式;
(7)PDM寄存器中的部分比特位被用作時鐘分頻比率比特位,時鐘分頻比率比特位用來對輸入時鐘進行分頻,將輸入時鐘降低到PDM刷新速率,較長的刷新周期可以節省電源功率,但要求在PDM輸出電路使用較大的RC值;
(8)該PDM寄存器對于DSP也是可讀的。
3.一種用于TD-SCDMA、Beyond3G、4G終端的脈沖密度調制器PDM,該脈沖密度調制器PDM由DSP接口、時鐘門控單元、時鐘分頻器、累加器、或門、輸出寄存器、復位電路、輸出控制電路部件構成,其特征是:
(1)脈沖密度調制器PDM內部的累加器模塊由一個加法器和一個相同比特寬度的寄存器構成,該加法器是一個脈動進位加法器;
(2)在復位時,該累加器模塊內部寄存器的所有比特位被置成0,否則,在獲得時鐘使能信號條件下,在每一個時鐘脈沖,累加器模塊內部寄存器將保持其值等于該寄存器當前值與PDM寄存器中PDM值相加的結果,加法器輸出的最高有效位比特即是PDM值;
(3)脈沖密度調制器PDM內部的時鐘分頻器產生用于累加器模塊的時鐘使能信號,該模塊的用途是對通過分頻降低時鐘頻率來降低累加器模塊的耗電,為進一步省電,當輸出禁止或當PDM輸出被設置成高軌電平輸出模式RAIL_HI模式時,時鐘分頻單元被禁止輸出;
(4)時鐘分頻器還被用于實現對PDM工作時鐘分頻,利用PDM寄存器的時鐘分頻比率比特設定分頻比率,在復位時,時鐘分頻器的值被置成0;
(5)脈沖密度調制器PDM內部的時鐘門控單元還使用來自外部時鐘生成器模塊產生的PDM時鐘使能信號,它使用該信號門控外部時鐘生成器發來的時鐘信號,從而獲得供給各PDM的內部時鐘。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于浙江華立通信集團有限公司,未經浙江華立通信集團有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710069083.X/1.html,轉載請聲明來源鉆瓜專利網。





