[發明專利]雙采樣乘法數字模擬轉換電路及其應用

有效

• 申請號: 200710065178.4
• 申請日: 2007-04-05
• 公開（公告）號: CN101282119A
• 公開（公告）日: 2008-10-08
• 發明（設計）人: 鄭曉燕;周玉梅
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 周國城

技術領域

本發明涉及數字信號處理技術領域，尤其涉及一種雙采樣乘法數字模擬轉換電路(Multiplying?Digital?to?Analog?Circuit，MDAC)，以及應用該雙采樣MDAC電路的流水線模數轉換器(Analog?to?Digital?Circuit，ADC)。

背景技術

目前，隨著集成電路工藝技術的發展，數字集成電路的速度越來越高，模數轉換器作為數字處理器和模擬世界的接口，它的性能，尤其是速度通常是整個系統的瓶頸。高速模數轉換器中，流水線模數轉換器以其在速度、精度和功耗方面特有的折中優勢而被廣泛采用。

如圖1所示，圖1為傳統的流水線ADC的結構示意圖。它由前端采樣/保持(S/H)電路、若干個子級(STAGE1、STAGE2、......、STAGE?k-1、FLASH)、延時同步寄存器陣列和數字糾錯模塊組成。在圖1中，除前端S/H電路和最后一級的低位快閃式ADC(即FLASH)外，其余各級(STAGE1、STAGE?2、......、STAGE?k-1)均包含S/H電路、子數模轉換器(SubDAC)、子模數轉換器(SubADC)、減法器和余差放大器。如圖2所示，圖2為傳統的流水線ADC結構中各子級的結構示意圖。

在圖2中，ph1和ph2是兩相不交疊時鐘，奇數級用ph1來控制采樣，偶數級和前端S/H電路用ph2來控制采樣，即相鄰兩級的控制時鐘相是相反的。一般將圖2所示子級中的S/H電路、子數模轉換器、減法器和余差放大器合為MDAC。

流水線ADC是在兩相不交疊時鐘控制下，使流水線ADC中的前端S/H電路和各流水線子級在采樣相和放大相之間交替工作來完成轉換的。輸入信號首先由前端S/H電路進行采樣，在保持階段，所保持的信號由STAGE1中的子模數轉換器處理，產生B1+r1位數字碼，該數字碼被送入延時同步寄存器陣列的同時送入STAGE1中的子數模轉換器重新轉換為模擬信號，并在減法器中與原始的輸入信號相減，相減的結果被稱為余差，這個余差信號在余差放大器中乘以2^r1，再被送入STAGE2進行處理，該過程重復一直到STAGE?k-1級，最后一級僅進行模數轉換，產生B_k位數字碼送入延時同步寄存器陣列，不進行余差放大。各級所產生的數字碼經過延時同步寄存器陣列進行延時對準，然后經數字糾錯模塊進行糾錯處理后輸出最終的數字碼。

可以看到，在傳統流水線模數轉換器中，MDAC電路在時鐘的一相進行采樣，另一樣進行余差放大。而雙采樣MDAC電路是在兩相不交疊時鐘的兩個相都輸出有效保持電壓，在應用同樣的運放和大小相等的電容的前提下，速度可以達到傳統MDAC電路的兩倍。傳統雙采樣MDAC電路如圖3所示，ph1和ph2時兩相不交疊時鐘，ph1e和ph2e表示下降沿分別比ph1和ph2稍微提前。在ph1相，差分輸入信號被采樣到Cs2、Cf2和Cs3、Cf3上；同時，運放與電容Cs1、Cf1和Cs4、Cf4對上一相的電壓進行余差放大，產生ph1相的輸出電壓。在ph2相，差分輸入信號被采樣到Cs1、Cf1和Cs4、Cf4上；同時，運放與電容Cs2、Cf2輸出和Cs3、Cf3對上一相的電壓進行余差放大，產生ph2相的輸出電壓。運放在ph1相和ph2相都輸出有效電壓，所以可以達到兩倍的速度。

但是，雙采樣MDAC電路在兩個相用不同的電容進行余差放大，而電容之間存在不匹配，且電容之間的不匹配程度也不相同，所以在不交疊時鐘的兩相，MDAC的輸出與上一相的輸入的關系不相同。也就是說，即使MDAC的輸入電壓為常數，兩個相的輸出電壓也會不相等，這樣，在不交疊時鐘的兩相引入不同的增益誤差(gain?error)，影響了流水線ADC的精度。要減小不同增益誤差引起的精度下降，需要增加電容的匹配度。而通過增加采樣電容和反饋電容的值來增加電容的匹配度(運放不變)則降低了MDAC的速度，使得MDAC只能工作在相對較低的頻率下。傳統雙采樣MDAC電路在速度和精度之間的折中比較困難。

發明內容

(一)要解決的技術問題

有鑒于此，本發明的一個目的在于提供一種雙采樣MDAC電路，以實現對傳統雙采樣MDAC電路的改進，在與傳統雙采樣MDAC電路具有相同精度的同時采用電容值較小的采樣電容和反饋電容，提高MDAC電路的速度。

本發明的另一個目的在于提供一種流水線模數轉換器，以將上述雙采樣MDAC電路應用到流水線模數轉換器中。

(二)技術方案