[發(fā)明專利]基于總線模型的嵌入系統(tǒng)仿真平臺

無效

• 申請?zhí)枺?/td>: 200710063679.9
• 申請日: 2007-02-07
• 公開（公告）號: CN101059773A
• 公開（公告）日: 2007-10-24
• 發(fā)明（設計）人: 孟曉風;鄭偉
• 申請（專利權）人: 北京航空航天大學
• 主分類號: G06F11/36
• 分類號: G06F11/36
• 代理公司: 北京慧泉知識產(chǎn)權代理有限公司
• 代理人: 王順榮;唐愛華

(一)技術領域：

本發(fā)明涉及一種在通用計算機上實現(xiàn)的對嵌入式計算機系統(tǒng)進行仿真的平臺，特別涉及一種利用嵌入式計算機總線模型建立的復雜嵌入系統(tǒng)仿真平臺，屬于計算機技術領域。

(二)背景技術：

嵌入系統(tǒng)定義為“嵌入到對象體系中的專用計算機系統(tǒng)”。“嵌入性”、“專用性”與“計算機系統(tǒng)”是嵌入系統(tǒng)三個基本要素。當前，隨著儀器系統(tǒng)向功能集成、小型便攜等方向發(fā)展，嵌入系統(tǒng)已深入國防軍工及民用電子系統(tǒng)各個角落。

伴隨嵌入系統(tǒng)應用在廣度上的拓展及深度上的挖掘，人們賦予嵌入系統(tǒng)的任務日益繁重，算法更加復雜，可靠性要求越來越高，相應的開發(fā)周期卻越來越短。設計前期進行系統(tǒng)仿真已成為規(guī)避開發(fā)風險，加快研發(fā)進程的重要途徑。

但對象體系的多樣性使嵌入系統(tǒng)呈現(xiàn)異構化特點，其體系框架、接口規(guī)范、開發(fā)模式都具有不確定性，以上因素導致為數(shù)眾多的嵌入系統(tǒng)仿真處于如下技術現(xiàn)狀：

1)嵌入系統(tǒng)的開發(fā)主要圍繞嵌入處理器展開，相應的仿真工具、仿真環(huán)境都由嵌入處理器廠商配套提供。嵌入處理器最小系統(tǒng)設計可以得到完善的仿真支持，而一旦擴展了多個接口板，系統(tǒng)級仿真支持的力度就迅速降低。

2)基于PC機的仿真系統(tǒng)由于缺乏對硬件模型的有效描述手段，仿真工作局限于算法驗證、效果演示等軟任務，沒有真正承擔起系統(tǒng)架構論證、接口實現(xiàn)參考的仿真使命。

3)仿真系統(tǒng)通常處于配套產(chǎn)品地位，具有既定性和專用性，很難適應仿真對象變化(尤其是體系結構變化)的需要。

(三)發(fā)明內容：

本發(fā)明一種基于總線模型的嵌入系統(tǒng)仿真平臺，其目的是：為復雜嵌入系統(tǒng)的設計、仿真、驗證提供技術支持。

本發(fā)明一種基于總線模型的嵌入系統(tǒng)仿真平臺，其技術方案是：通過引入嵌入系統(tǒng)柔性總線5，實現(xiàn)各種嵌入系統(tǒng)底層架構的統(tǒng)一，在此基礎上利用系統(tǒng)建模語言(SystemC)建立處理器主機仿真模型和外擴接口板仿真模型13；其中，處理器主機仿真模型包括嵌入處理器功能模型1及其接口總線事務模型3或SOC{SOC是System?On?Chip(片上系統(tǒng))的縮寫}功能模型2及其片上總線事務模型4；通過軟/硬件協(xié)同設計及仿真集成環(huán)境14實現(xiàn)嵌入系統(tǒng)仿真模型的開發(fā)，通過實時并發(fā)仿真控制臺15實現(xiàn)嵌入系統(tǒng)仿真模型的并發(fā)執(zhí)行及運行監(jiān)控。

該仿真平臺的系統(tǒng)架構，由嵌入處理器功能模型1及其接口總線事務模型3(或SOC功能模型2及其片上總線事務模型4)、柔性總線5、總線拓撲數(shù)據(jù)庫9、標準總線仿真模型10、外擴接口板功能實體12及外擴接口板仿真模型13幾部分組成；

該柔性總線5分為三層組織架構：總線適配接口6、中間層7和標準總線接口8；各部分連接關系為：嵌入處理器功能模型1(或SOC功能模型2)通過接口總線事務模型3(或片上總線事務模型4)連接到總線適配接口6，總線適配接口6分別連接中間層7和總線拓撲數(shù)據(jù)庫9，中間層7和標準總線接口8連接；標準總線接口8連接到標準總線仿真模型10，外擴接口板功能實體12和標準總線接口8連接，外擴接口板仿真模型13和標準總線仿真模型10連接；

該仿真平臺由軟/硬件協(xié)同設計及仿真集成環(huán)境14和實時并發(fā)仿真控制臺15協(xié)同實現(xiàn)；該該軟/硬件協(xié)同設計及仿真集成環(huán)境14包括有：總線拓撲數(shù)據(jù)庫9、驅動數(shù)據(jù)庫16、模型數(shù)據(jù)庫17、資源管理器18、控制臺執(zhí)行代碼編譯器19、測試文件20和仿真報告21；該實時并發(fā)仿真控制臺15包括有：調度主函數(shù)22、測試輸入模塊23、監(jiān)控輸出模塊24、SystemC仿真內核及類庫25、標準總線仿真模型10和外擴接口板仿真模型13；各部分連接關系為：總線拓撲數(shù)據(jù)庫9、驅動數(shù)據(jù)庫16、模型數(shù)據(jù)庫17連接到資源管理器18，資源管理器18連接到控制臺執(zhí)行代碼編譯器19；控制臺執(zhí)行代碼編譯器19連接到實時并發(fā)仿真控制臺15；調度主函數(shù)22和測試輸入模塊23、監(jiān)控輸出模塊24、SystemC仿真內核及類庫25連接；測試文件20輸出端和測試輸入模塊23輸入端連接；測試輸入模塊23輸出端和SystemC仿真內核及類庫25輸入端連接；SystemC仿真內核及類庫25輸出端和監(jiān)控輸出模塊24輸入端連接，監(jiān)控輸出模塊24輸出端和仿真報告21的輸入端連接；SystemC仿真內核及類庫25和標準總線仿真模型10連接；

系統(tǒng)仿真平臺按如下步驟工作：

步驟1：用SystemC建立外擴接口板仿真模型13，存入模型數(shù)據(jù)庫17；建立嵌入處理器接口總線(或SOC片上總線)的總線信息表單及適配表單，存入總線拓撲數(shù)據(jù)庫9；建立嵌入處理器接口總線事務模型3(或SOC片上總線事務模型4)，存入驅動數(shù)據(jù)庫16；