[發(fā)明專利]可編程開關(guān)矩陣

有效

• 申請?zhí)枺?/td>: 200710050964.7
• 申請日: 2007-12-25
• 公開（公告）號: CN101212223A
• 公開（公告）日: 2008-07-02
• 發(fā)明（設(shè)計）人: 廖永波;李平;李文昌;李威
• 申請（專利權(quán)）人: 成都華微電子系統(tǒng)有限公司;電子科技大學(xué)
• 主分類號: H03K19/177
• 分類號: H03K19/177;G05B19/00
• 代理公司: 成都惠迪專利事務(wù)所
• 代理人: 劉勛

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)。

背景技術(shù)

目前的集成電路采用的可編程開關(guān)矩陣結(jié)構(gòu)中，以FPGA為例，開關(guān)節(jié)點都為對角線排列，存在大量的相互之間無連接的引線，對此類引線，只能在外圍電路中建立連接關(guān)系。這樣的方式不僅會造成整體電路的體積龐大，而且，很難實現(xiàn)可編程和高速切換，從整體上，無形中降低了FPGA的工作效率。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是，提供一種用于集成電路的可編程矩陣開關(guān)，能夠同時滿足高效率和微體積的要求。

本發(fā)明解決所述技術(shù)問題采用的技術(shù)方案是，可編程開關(guān)矩陣，包括多個引線和對角線排列的開關(guān)節(jié)點，其特征在于，在每兩個相鄰對角線開關(guān)的共同鄰接點上，還設(shè)置有一個開關(guān)。

進(jìn)一步的，所述共同鄰接點為位于開關(guān)對角線的同一側(cè)的共同鄰接點。或者所述共同鄰接點為位于開關(guān)對角線的兩側(cè)的共同鄰接點。所述可編程開關(guān)矩陣為FPGA開關(guān)矩陣。

本發(fā)明所述的共同鄰接點是指兩根分別連接到兩個開關(guān)節(jié)點的引線的交叉點，在現(xiàn)有技術(shù)中，這樣的交叉點僅是交叉，并無電路上的連接關(guān)系。在矩陣中，開關(guān)節(jié)點為對角線排列，任意兩個開關(guān)節(jié)點的共同鄰接點亦只有兩個，共同鄰接點與兩個開關(guān)節(jié)點構(gòu)成一個矩形。

本發(fā)明的有益效果是，在芯片內(nèi)實現(xiàn)了引線的開關(guān)切換，節(jié)省了外部電路，并且可以通過對芯片編程控制開關(guān)狀態(tài)，具有更小的電路體積和更良好的反應(yīng)速度和可控性。

以下結(jié)合附圖和具體實施方式對本發(fā)明作進(jìn)一步的說明。

附圖說明

圖1是現(xiàn)有技術(shù)的示意圖。

圖2是本發(fā)明的結(jié)構(gòu)示意圖。

圖3是本發(fā)明用于n×n型開關(guān)矩陣的實施例1示意圖。

圖4是本發(fā)明用于n×n型開關(guān)矩陣的實施例2示意圖。

圖5是本發(fā)明用于n×n型開關(guān)矩陣的實施例3示意圖。

具體實施方式

如圖1所示的現(xiàn)有技術(shù)中，只有對角線上有開關(guān)節(jié)點。每個開關(guān)節(jié)點由六個晶體管構(gòu)成。因此，每條引腳僅能與所在開關(guān)節(jié)點上的另外三條引腳相連，開關(guān)節(jié)點控制范圍之外的引線就只能通過片外電路加以控制。

本發(fā)明的示意圖參見圖2。本發(fā)明在每兩個相鄰對角線開關(guān)節(jié)點的共同鄰接點上，還設(shè)置有一個開關(guān)K(以斜線表示)，即，將分別屬于相鄰兩個開關(guān)節(jié)點的兩條引線(如N1與W2)之間增加1個晶體管作為開關(guān)，這樣便可實現(xiàn)N1，N2，E1，E2，S1，S2，W1，W2中任意兩條引線之間的連接。

所述“相鄰對角線開關(guān)節(jié)點”是指相鄰的、位于對角線上的開關(guān)節(jié)點。對角線上的開關(guān)節(jié)點由六個晶體管構(gòu)成。

所述“每兩個相鄰對角線開關(guān)的共同鄰接點”即是指僅屬于相鄰的、位于對角線上的開關(guān)節(jié)點的共同鄰接點。

在時間延遲上，圖2中假定同一條導(dǎo)線上的延時為0，每個晶體管開關(guān)的延時為T₀，則兩條引腳之間的延時可能為T₀，2T₀或3T₀，如N1與W2之間延時為T₀，N2與N1之間延時為2T₀，N2與E1之間延時為3T₀。

圖3為n×n型開關(guān)矩陣精簡接法(黑點代表六管開關(guān)結(jié)構(gòu))。將分別屬于相鄰兩個開關(guān)節(jié)點的兩條引線(如W1與N7，W2與N6，...)之間分別增加1個晶體管作為開關(guān)。

時間延遲上，假定同一條導(dǎo)線上的延時為0，每個晶體管開關(guān)的延時為T₀，則兩條引腳之間的延時可能為T₀，2T₀，3T₀，...(2n-1)T₀，如W1與N7之間延時為T₀，N7與N8之間延時為2T₀，N5與W2之間延時為3T₀。

另一個實施例見圖4。實施例2和實施例1的區(qū)別在于，實施例1在對角線單側(cè)增加開關(guān)，實施例2在對角線兩側(cè)都增設(shè)有開關(guān)，以實施例1看，屬于“對稱設(shè)置”。

圖5是交錯設(shè)置的實施例的示意圖，較現(xiàn)有技術(shù)，本發(fā)明以最小的成本實現(xiàn)了響應(yīng)速度較大的提高。所有基于本發(fā)明構(gòu)思的、實施例變形，都屬于本發(fā)明的權(quán)利范圍。