[發(fā)明專利]現(xiàn)場可編程門陣列多路選擇器驗證方法

有效

• 申請?zhí)枺?/td>: 200710050257.8
• 申請日: 2007-10-12
• 公開（公告）號: CN101135717A
• 公開（公告）日: 2008-03-05
• 發(fā)明（設(shè)計）人: 李威;李文昌;李平;廖永波
• 申請（專利權(quán)）人: 電子科技大學(xué);成都華微電子系統(tǒng)有限公司
• 主分類號: G01R31/317
• 分類號: G01R31/317;G01R31/3185;H03K19/173
• 代理公司: 成都惠迪專利事務(wù)所
• 代理人: 王建國

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)，特別涉及現(xiàn)場可編程門陣列驗證技術(shù)。

背景技術(shù)

多路選擇器是常用的組合邏輯部件之一。它由組合邏輯電路對數(shù)字信號進行控制來完成較復(fù)雜的邏輯功能。它有若干個數(shù)據(jù)輸入端D0、D1、…，若干個控制輸入端A0、A1、…，和一個輸出端Y0。在控制輸入端加上適當(dāng)?shù)男盘枺纯蓮亩鄠€輸入數(shù)據(jù)源中將所需的數(shù)據(jù)信號選擇出來，送到輸出端。使用時也可以在控制輸入端加上一組二進制編碼程序的信號，使電路按要求輸出一串信號，所以它也是一種可編程序的邏輯部件。

傳統(tǒng)方法對多路選擇器進行驗證，一般只對其中一路進行邏輯分析來判斷是否實現(xiàn)數(shù)據(jù)的選通，而此方法并沒有考慮其他數(shù)據(jù)通路是否存在干擾，因此極有可能實際輸出選通的數(shù)據(jù)是其他的通路。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是，提供一種現(xiàn)場可編程門陣列多路選擇器驗證方法，能夠充分、高效的對FPGA的多路選擇器作全面驗證。

本發(fā)明解決所述技術(shù)問題采用的技術(shù)方案是，現(xiàn)場可編程門陣列多路選擇器驗證方法，包括以下步驟：

1)軟件中對各個待測的多路選擇器排序，并對各個多路選擇器設(shè)定測試向量和對應(yīng)的正確結(jié)果，并存儲；

2)軟件部分根據(jù)多路選擇器測試向量自動生成相應(yīng)的配置文件，并傳送配置文件到FPGA對其配置，硬件方根據(jù)配置文件關(guān)閉非本次測試的多路選擇器，使其處于非工作狀態(tài)，僅保留測試目標(biāo)多路選擇器；

3)軟件部分對硬件方FPGA施加多路選擇器測試向量，然后將結(jié)果返回到軟件方，軟件方分析比對結(jié)果，

4)返回步驟1)繼續(xù)測試下一個多路選擇器，直到完成全部多路選擇器的測試；

5)根據(jù)各次測試結(jié)果生成測試報告。

進一步的說，軟件方僅通過PCI總線與硬件方建立通信。所述多路選擇器測試向量為單一多路選擇器測試向量。即僅對特定的單一多路選擇器有效的測試向量。所述測試向量中，對待測通道施加的激勵與施加在未測通道上的激勵是相反的。

本發(fā)明的有益效果是，本發(fā)明對每一個需要驗證的多路選擇器進行逐個、獨立的驗證，能夠準確定位和驗證多個多路選擇器同時出錯的情況。同時，本發(fā)明摒棄了傳統(tǒng)的“配置線+數(shù)據(jù)線”的模式，采用PCI總線傳輸配置信息和激勵向量，速度得到提高。同時本發(fā)明能夠自動的完成對所有布線信道的測試，而不需要用戶干預(yù)，極大的提高了測試效率。實現(xiàn)了高效、在線可編程的效果。

以下結(jié)合附圖和具體實施方式對本發(fā)明作進一步的說明。

附圖說明

圖1是輸入的多路選擇器示意圖。其中a為功能結(jié)構(gòu)，b為門級結(jié)構(gòu)。

圖2是本發(fā)明整體結(jié)構(gòu)示意圖。F1是硬件方的數(shù)據(jù)傳輸和控制單元。DUT即待測試的用戶FPGA。

圖3是PCI總線在本發(fā)明中的應(yīng)用示意圖。

具體實施方式

本發(fā)明在測試過程中關(guān)閉了未測的其他多路選擇器，對于待測的多路選擇器而言，在充分考慮其他數(shù)據(jù)通路影響的情況下，采用對未被選通的數(shù)據(jù)通道施加相反的激勵，通過對結(jié)果進行判斷即是否為被選中通道的數(shù)據(jù)來進行驗證。具體如下。

參見圖1。

多路選擇器功能是實現(xiàn)對幾路數(shù)據(jù)選取，輸出表達式如(1-1)所示。所有多路選擇器的測試原理相同，這里以2輸入的多路選擇器為例介紹其測試理論。FPGA中的單元都是通過配置才形成某項功能，如表1所示，CMUX每次配置只可以選中一個輸入(V1/V2)到輸出T導(dǎo)通，如圖1(a)中黑色路徑所示。四輸入CMUX至少四個測試配置，CMUX的故障模型是stack-at-0和stack-at-1，CMUX選中的輸入加激勵0101序列，未選中的輸入端加相反的邏輯。

T＝V1*{S＝0}+V2*{S＝1}??(1-1)

表1：輸出與輸入邏輯關(guān)系