[發明專利]單芯片多處理器共享數據存儲空間的訪問方法

無效

• 申請號: 200710046539.0
• 申請日: 2007-09-27
• 公開（公告）號: CN101187908A
• 公開（公告）日: 2008-05-28
• 發明（設計）人: 胡越黎;劉穎;冉峰;吳頻;宜祥光;陳應植
• 申請（專利權）人: 上海大學;上海飛樂股份有限公司;上海滬工汽車電器有限公司
• 主分類號: G06F13/18
• 分類號: G06F13/18;G06F15/167
• 代理公司: 上海上大專利事務所
• 代理人: 何文欣

技術領域

本發明涉及一種單芯片多處理器共享數據存儲空間的訪問方法。可應用于MCS-51指令體系的多處理器系統，亦可應用于其它多微控制器、多微處理器等領域。

背景技術

共享數據存儲器(Shared?Data?Memory)是多處理器用來存放共享數據的一段存儲空間，各子處理器可以從這段空間內讀出待處理的數據，也可以把被特定處理過后的數據寫入這段空間。

單芯片多處理器通過在一個芯片上集成多個微處理器核來提高程序的并行性。每個微處理器核實質上都是一個相對簡單的單線程微處理器或者比較簡單的多線程微處理器，多個這樣子處理器并行地執行程序代碼，具有較高的指令級并行性。

單芯片多處理器結構已成為提高微處理器性能的重要途徑。雖然多處理器利用集成度提高帶來的諸多好處，讓芯片的性能成倍地增加，但明顯是原來系統級的一些問題便引入到了處理器內部。例如：多處理器的構成是同構還是異構的？并且核本身結構，關系到整個芯片的面積、功耗和性能；怎樣繼承和發展傳統處理器的成果，直接影響多核的性能和實現周期。此外，多核處理器的設計瓶頸是程序執行模型的選擇，而程序執行模型的適用性決定多核處理器能否以最低的代價提供最高的性能。當目標機器是多核體系結構時，多核體系結構如何支持重要的程序執行模型？是否有其他的程序執行模型更適于多核的體系結構？這些程序執行模型能多大程度上滿足應用的需要并為用戶所接受？

現行多核處理器多采用非對稱的異構結構，主要由一個處理器核心和多個輔助處理器構成。在上電復位時主處理器核心必須對輔助處理器進行初始化處理；多核的各處理器之間通過AMBA、Wishbone和Avalon等片上總線連接，并對單一內存空間的共享。現行單芯片多處理器的這種結構的缺點是：硬件結構復雜；軟件改動較大；處理器和數據存儲器的速度差距大。此外，現行多核結構采用的片上總線結構不僅僅是一種總線，而是一種帶有接口模塊的互連體系，且AMBA和Avalon總線沒有真正意義上的完全公開。

由于基于Intel?MCS-51架構的子處理器是應用極為廣泛的一類處理器，使用歷史悠久，有豐富的第三方支持軟件和仿真工具，為廣大工程師所熟悉。因此如能在既不改變指令體系又不占用外部通用I/O口的情況下，各個子處理器即可獨立工作又可協同工作，并能有效地解決各子處理器之間數據交換中的競爭問題，將大大提高多處理器的性能和資源利用率。

發明內容

本發明的目的在于提供一種單芯片多處理器共享數據存儲空間的訪問方法，在不占用外部通用I/O口又不改變指令系統的情況下，由多個微控制器來共同完成系統的數據處理、任務控制工作，以便將低成本、應用廣泛的基于MCS-51架構微控制器應用于需要大量復雜算法的高端系統中。

為達到上述目的，本發明采用下述技術方案：

一種單芯片多處理器共享數據存儲空間的訪問方法，基于MCS-51體系，其特征在于在不占用外部通用I/O口又不改變指令系統的情況下，由多個微控制器來共同完成系統的數據處理、任務控制工作：將各子處理器核內高128字節(80h～FFh)數據空間共享，用于單芯片多處理器之間命令和數據的傳輸；并在各子處理器中增加了一個共享數據存儲器中斷SDMI外，把SDMI和仲裁器有效的結合起來，作為共享數據存儲器訪問機制，用于解決各子處理器之間數據交換中存在的競爭；整個單芯片多處理器對共享數據存儲器的訪問只是通過一個仲裁器判決，并通過中斷的方式實現的；仲裁器遵循先申請先訪問的優先級原則；對于同時申請的子處理器總裁器遵循先低地址子處理器先訪問，高地址子處理器后訪問的原則；各子處理器與仲裁器之間的握手信號采用片內總線方式，其傳輸速度快、占用資源少便于集成與控制；各子處理器既獨立工作，或與其他子處理器協同工作；每個子處理器核實質上都是一個相對簡單的單線程微處理器，多個這樣子處理器并行地執行程序代碼，具有較高的指令級并行性。其具體步驟為：

1.定義共享數據空間；

2.設置一仲裁器模塊，用于4個子處理器與共享數據存儲器的控制和連接；

3.在各子處理器增加一個共享數據存儲器中斷(Shared?Data?Memory?Interrupt，SDMI)，用于各子處理器對共享存儲器的訪問；

4.根據SDMI中斷的定義，設定共享數據存儲器訪問控制寄存器(SDMCON)，用于定義SDMI工作狀態；

5.各子多處理器與仲裁器件間接口的定義。