[發(fā)明專利]防止存儲(chǔ)器陣列產(chǎn)生位線干擾的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200710045043.1
• 申請(qǐng)日: 2007-08-20
• 公開（公告）號(hào): CN101373636A
• 公開（公告）日: 2009-02-25
• 發(fā)明（設(shè)計(jì)）人: 繆威權(quán);陳良成;劉鑒常;蔡恩靜;易晶晶;陳德艷
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): G11C16/10
• 分類號(hào): G11C16/10
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所
• 代理人: 屈蘅

1.一種防止存儲(chǔ)器陣列產(chǎn)生位線干擾的方法，所述的存儲(chǔ)器陣列由數(shù)個(gè)包括柵極、源極、漏極的存儲(chǔ)單元以陣列形式排列而成，每一行的存儲(chǔ)單元的柵極均連接至一字線，每一列的存儲(chǔ)單元的源極和漏極分別連接至一位線，且相鄰兩列存儲(chǔ)單元之間共用一條位線，其特征在于：所述方法當(dāng)某一存儲(chǔ)單元在接受編程時(shí)，若其它存儲(chǔ)單元所連接的兩條位線一條處于高電位、一條處于懸空狀態(tài)或低電位時(shí)，則對(duì)該其它存儲(chǔ)單元加載一柵極偏置電壓，并且當(dāng)該其它存儲(chǔ)單元是已編過(guò)程的單元，則所述柵極偏置電壓的范圍是0.2～0.8V；當(dāng)該其它存儲(chǔ)單元是未經(jīng)過(guò)編程的單元，則所述柵極偏置電壓的范圍是-1～-0.3V。

2.如權(quán)利要求1所述的防止存儲(chǔ)器陣列產(chǎn)生位線干擾的方法，其特征在于：所述的存儲(chǔ)器陣列是非揮發(fā)性存儲(chǔ)器陣列。

3.如權(quán)利要求2所述的防止存儲(chǔ)器陣列產(chǎn)生位線干擾的方法，其特征在于：所述的存儲(chǔ)單元包括襯底，形成于襯底中的源極和漏極，以及形成于襯底上方的柵極，其中，柵極和襯底之間還具有三個(gè)相疊加的絕緣層，中間層用于捕陷電荷，兩邊的絕緣層用于鎖住中間層的電荷。

4.如權(quán)利要求3所述的防止存儲(chǔ)器陣列產(chǎn)生位線干擾的方法，其特征在于：所述的中間層具有兩個(gè)可充電區(qū)域，分別用于存儲(chǔ)一比特的數(shù)據(jù)。