[發明專利]低硬件開銷Reed－Solomon解碼器

有效

• 申請號: 200710041948.1
• 申請日: 2007-06-13
• 公開（公告）號: CN101325706A
• 公開（公告）日: 2008-12-17
• 發明（設計）人: 馬偉劍
• 申請（專利權）人: 卓勝微電子（上海）有限公司
• 主分類號: H04N7/26
• 分類號: H04N7/26;H04N5/44
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 陳平

1.一種低硬件開銷Reed-Solomon解碼器，其特征在于，包括：

校正子多項式/錢式搜索/錯誤估計值計算多功能模塊，通過算法S_i＝((r_n-1α^i-1+r_n-2)α^i-1+…+r₁)α^i-1+r₀?1≤i≤2t實現對校正子多項式的計算；同時該模塊還用于時分實現錢式搜索和錯誤估計值計算；

錯誤位置多項式/錯誤估計值多項式求取多功能模塊，通過改進型無逆Berlekamp-Massey算法，時分實現對錯誤位置多項式和錯誤估計值多項式的求取；

所述校正子多項式/錢式搜索/錯誤估計值計算多功能模塊包括2t+1個第一計算單元，其中每個第一計算單元的結構如下，包括：

第一多路復用器M1，其三個輸入分別為校驗位r_i、0和σ_v/ω_k，其中，σ_v為錯誤位置多項式/錯誤估計值多項式求取多功能模塊輸出的錯誤位置多項式系數，ω_k為錯誤位置多項式/錯誤估計值多項式求取多功能模塊輸出的錯誤估值多項式系數，i為1到2t中的數字，v為0到t中的數字，k為0到t-1中的數字；

第一伽羅華域加法器，其兩個輸入分別為所述第一多路復用器M1的輸出和第一伽羅華域乘法器的輸出，而其輸出則送入Si寄存器；

第二多路復用器M2，其兩個輸入分別為α^i-1和α^j，其中α^i-1為校正子計算時迭代乘數，α^j為錢式搜索/錯誤估計值計算時迭代乘數，其輸出則送入所述第一伽羅華域乘法器；i為1到2t中的數字，j在該計算單元用于錢式搜索時為0到t中的數字，j在該計算單元用于錯誤估值計算時為0到t-1中的數字；

第一伽羅華域乘法器，其兩個輸入分別為所述第二多路復用器M2的輸出和所述Si寄存器的輸出，而其輸出則送入所述第一伽羅華域加法器中；

Si寄存器，其輸入為所述第一伽羅華域加法器的輸出，而其輸出則為Si；

所述錯誤位置多項式/錯誤估計值多項式求取多功能模塊包括t+1個第二計算單元，其中每個第二計算單元的結構如下，包括：

T_i寄存器，其輸入為校正子多項式的系數S_i，而其輸出則送入第二伽羅華域乘法器中；

第二伽羅華域乘法器，其兩個輸入分別為T_i寄存器的輸出、μ_i寄存器的輸出，而其輸出則為δ_i；

μ_i寄存器，其輸入為第二伽羅華域加法器的輸出，其輸出送入第二伽羅華域乘法器、第三伽羅華域乘法器及第三多路復用器中；

第三伽羅華域乘法器，其兩個輸入分別為所述μ_i寄存器的輸出和γ，而其輸出則送入第二伽羅華域加法器中；

第二伽羅華域加法器，其兩個輸入分別為所述第三伽羅華域乘法器的輸出和第四伽羅華域乘法器的輸出，而其輸出則送入μ_i寄存器中；

第四伽羅華域乘法器，其兩個輸入分別為δ和λ_i-1，而其輸出則送入所述第二伽羅華域加法器中；

第三多路復用器，其兩個輸入分別為λ_i-1和μ_i寄存器的輸出，而其輸出則送入λ_i寄存器中；

λ_i寄存器，其輸入為第三多路復用器的輸出，而其輸出則為λ_i；

t表示所述解碼器的最大能糾錯誤數。