[發(fā)明專利]半導體分形電容的制造方法

有效

• 申請?zhí)枺?/td>: 200710041100.9
• 申請日: 2007-05-23
• 公開（公告）號: CN101312124A
• 公開（公告）日: 2008-11-26
• 發(fā)明（設計）人: 魏秉鈞
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 李文紅

1.一種半導體分形電容的制造方法，其特征在于，包括步驟：

提供表面已形成介質層的襯底；

在所述介質層上定義電極圖形；

所述電極圖形為指狀相互交錯的第一電極和第二電極；

根據(jù)定義后的圖形線寬調整將要進行的刻蝕工藝參數(shù)以調整電容值；

按照所述刻蝕工藝參數(shù)刻蝕所述介質層，形成電極溝槽；

在所述電極溝槽內填充金屬；

對所述金屬進行平坦化處理。

2.如權利要求1所述的制造方法，其特征在于，根據(jù)光刻后的圖形線寬調整將要進行的刻蝕工藝參數(shù)，包括步驟：

當所述圖形線寬偏大時，調整刻蝕氣體參數(shù)以減小刻蝕后形成的電極溝槽間的間隔線寬；

當所述圖形線寬偏小時，調整刻蝕氣體參數(shù)以增大刻蝕后形成的電極溝槽間的間隔線寬。

3.如權利要求2所述的制造方法，其特征在于：所述調整刻蝕氣體參數(shù)是調整所述刻蝕氣體中各氣體的比例關系，以改變刻蝕過程中產生的聚合物的量。

4.如權利要求1所述的制造方法，其特征在于，根據(jù)光刻后的圖形線寬調整將要進行的刻蝕工藝參數(shù)，包括步驟：

當所述圖形線寬偏大時，減小刻蝕工藝時間或調整刻蝕氣體流量以減慢刻蝕速率；

當所述圖形線寬偏小時，延長刻蝕工藝時間或調整刻蝕氣體流量以提高刻蝕速率。

5.如權利要求1、2、3或4所述的制造方法，其特征在于：所述平坦化處理包括化學機械研磨處理。

6.如權利要求5所述的制造方法，其特征在于：進行化學機械研磨處理之前，還根據(jù)刻蝕后的電極溝槽間的間隔線寬對所述化學機械研磨的工藝參數(shù)進行調整。

7.如權利要求6所述的制造方法，其特征在于，根據(jù)刻蝕后的電極溝槽間的間隔線寬對所述化學機械研磨的工藝參數(shù)進行調整，包括步驟：

當所述電極溝槽間的間隔線寬偏大時，縮短化學機械研磨處理的時間或減慢研磨速度；

當所述電極溝槽間的間隔線寬偏小時，延長化學機械研磨處理的時間或加快研磨速度。

8.如權利要求5所述的制造方法，其特征在于：進行化學機械研磨處理之前，還根據(jù)刻蝕后的電極溝槽的深度對所述化學機械研磨的工藝參數(shù)進行調整。

9.如權利要求8所述的制造方法，其特征在于，根據(jù)刻蝕后的電極溝槽的深度對所述化學機械研磨的工藝參數(shù)進行調整，包括步驟：

當所述電極溝槽的深度偏大時，延長化學機械研磨處理的時間或加快研磨速度；

當所述電極溝槽的深度偏小時，縮短化學機械研磨處理的時間或減慢研磨速度。