[發明專利]利用可顯影填充材料的兩次圖形曝光方法

有效

• 申請號: 200710040715.X
• 申請日: 2007-05-16
• 公開（公告）號: CN101308331A
• 公開（公告）日: 2008-11-19
• 發明（設計）人: 陳福成;朱駿
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: G03F7/20
• 分類號: G03F7/20;G03F7/16;G03F7/38;G03F7/40;G03F7/00;H01L21/027
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 周赤

技術領域

本發明涉及一種半導體集成電路的制造方法，尤其涉及一種在集成電路襯底上利用可顯影材料的兩次圖形曝光方法。

背景技術

隨著芯片尺寸的縮小，傳統的單次光刻成像技術已經不能滿足半導體技術發展的需求，為了進一步發掘并利用現有生產設備的潛力、實現更為細小的芯片線寬，兩次圖形曝光技術(Double?Patterning)應運而生。

但是目前的兩次圖形曝光技術還存在較多的問題，如圖1a至圖1d所示，在現有技術中，使用正性光刻膠曝光顯影實現兩次圖形曝光技術的基本工藝流程如下：

(1)待刻蝕襯底101上淀積一層硬掩模(Hard?Mask，HM)102(例如二氧化硅，氮化硅，金屬硅化物)；

(2)第一抗反射層(Bottom?Anti-Reflection?Coating，BARC)103的涂覆及第一光刻膠(Photo?Resist，PR)104的涂覆；

(3)進行第一次光刻，這時硅片的剖面結構如圖1a所示；

(4)進行第一次刻蝕，首先刻蝕到非光刻膠保護區域的第一抗反射涂層103，隨后利用第一光刻膠104作為刻蝕掩蔽層，完成硬掩模102刻蝕，該刻蝕停止于待刻蝕襯底101表面；

(5)剝離第一抗反射層103和第一光刻膠104，這時硅片的剖面結構如圖1b所示；

(6)第二抗反射層105的涂覆，第二光刻膠106的涂覆；

(7)進行第二次光刻，這時硅片的剖面結構如圖1c所示；

(8)進行第二次刻蝕，首先刻蝕掉覆蓋在硬掩模102以及非光刻膠保護區域的第二抗反射涂層105，隨后利用硬掩模102和第二光刻膠106共同作為刻蝕掩蔽層，刻蝕暴露的襯底101。

(9)剝離剩余的第二抗反射層105和第二光刻膠106，然后進行清洗，這時硅片的剖面結構如圖1d所示；

(10)剝離剩余的硬掩模102。

在這個工藝過程中，存在如下缺點：由于硬掩模層與襯底材料的刻蝕選擇比不高，因此其厚度較厚，引起第二抗反射涂層的涂覆厚度在圖形密集區域和圖形疏松區域差異較大，進而會影響后續光刻、刻蝕工藝，導致難于進行精確、可重復性的工藝生產。

發明內容

本發明要解決的技術問題是提供一種利用可顯影填充材料的兩次圖形曝光方法，可避免產生第二次抗反射涂層的涂覆厚度在圖形密集區域和圖形疏松區域差異較大的問題，從而提高第二次光刻和刻蝕工藝的穩定性，提高兩次圖形曝光技術的表現。

為解決上述技術問題，本發明提供了一種利用可顯影填充材料的兩次圖形曝光方法，包括如下步驟：

(1)在待刻蝕的硅片襯底201上淀積一層硬掩模202；

(2)在淀積了硬掩膜202的硅片上涂覆一層第一抗反射層203，然后在涂覆了第一抗反射層203的硅片上涂覆第一光刻膠204；

(3)進行第一次光刻；

(4)進行第一次刻蝕，首先，刻蝕掉位于非第一光刻膠204保護區域內的第一抗反射層203；然后，利用第一光刻膠204作為刻蝕掩蔽層，完成對于硬掩模202的刻蝕，該刻蝕停止于襯底201表面；

(5)剝離第一光刻膠204和剩余的第一抗反射層203；

(6)用濕法將可顯影的填充材料205涂覆在硅片表面，填充硬掩模202之間的間隙；

(7)顯影經過填充材料205涂覆后的硅片，去除硬掩模202表面上方的填充材料205，實現硅片表面的平整表現；

(8)在經過顯影后的硅片表面涂覆第二抗反射層206，然后在涂覆了第二抗反射層(206)的硅片表面再涂覆第二光刻膠207；

(9)進行第二次光刻；

(10)進行第二次刻蝕，首先，刻蝕掉位于非第二光刻膠(207)保護區域內的第二抗反射層(206)和填充材料(205)；然后，利用硬掩模(202)和第二光刻膠(207)作為刻蝕掩蔽層，刻蝕掉暴露的襯底(201)；

(11)剝離第二光刻膠207和剩余的第二抗反射層206及填充材料205，然后進行清洗；

(12)剝離剩余的硬掩模202。