[發明專利]半導體集成電路中監控金屬硅化物形成質量的結構

無效

• 申請號: 200710037951.6
• 申請日: 2007-03-09
• 公開（公告）號: CN101261980A
• 公開（公告）日: 2008-09-10
• 發明（設計）人: 胡劍;曹立;何軍;黃圣揚;蕭維滄
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66
• 代理公司: 上海智信專利代理有限公司
• 代理人: 王潔

技術領域

本發明涉及半導體技術領域，特別涉及半導體超大規模集成電路領域，具體是指一種半導體集成電路中監控金屬硅化物形成質量的結構。

背景技術

現代社會中，隨著科學技術的不斷進步，半導體技術不斷發展，特別是對于現代的超大規模集成電路芯片來說，各種各樣的工藝方法和設計方式層出不窮。而對于半導體集成電路芯片來說，有很多設計結構是非常常見的，而在這些結構中，決定其芯片工作性能和質量高低的就是其中的金屬硅化物的形成質量。

在現有技術中，雖然金屬硅化物的應用非常廣泛，但是卻缺乏一種行之有效的監控和檢測金屬硅化物形成質量的結構和相應方法，這樣就給半導體集成電路的質量帶來了潛在的隱患，同時也影響了集成電路芯片的成品率和使用過程中的穩定性和壽命，因而無法滿足眾多對芯片質量和穩定性要求較高的場合，并使得半導體集成電路的使用范圍受到了較大的影響，給人們的工作和生活都帶來了很大的不便。

發明內容

本發明的目的是克服了上述現有技術中的缺點，提供一種結構簡單、監控方便有效、穩定可靠、通用性較強、使用范圍較為廣泛的半導體集成電路中監控金屬硅化物形成質量的結構。

為了實現上述的目的，本發明的半導體集成電路中監控金屬硅化物形成質量的結構具有如下構成：

該半導體集成電路中監控金屬硅化物形成質量的結構，包括P型半導體襯底、該襯底表面的N+注入區、多晶硅線和金屬硅化物有源區，其主要特點是，所述的金屬硅化物有源區設置于相鄰的兩根多晶硅線之間，該金屬硅化物有源區中設置有連通引出結構。

該半導體集成電路中監控金屬硅化物形成質量的結構的相鄰兩根多晶硅線之間的距離為最小設計準則的距離，且各多晶硅線與該金屬硅化物有源區部分重疊。

該半導體集成電路中監控金屬硅化物形成質量的結構的連通引出結構設置于該金屬硅化物有源區的兩端。

該半導體集成電路中監控金屬硅化物形成質量的結構的連通引出結構為設置于該金屬硅化物有源區上的通孔和穿設于通孔并與所述的N+注入區相連通的金屬線。

該半導體集成電路中監控金屬硅化物形成質量的結構的多晶硅線的邊緣與相鄰的金屬硅化物有源區的邊緣之間的距離為最小設計準則的距離。

該半導體集成電路中監控金屬硅化物形成質量的結構的連通引出結構設置于該金屬硅化物有源區的橫向寬區。

該半導體集成電路中監控金屬硅化物形成質量的結構的連通引出結構為設置于該金屬硅化物有源區上的通孔和穿設于通孔并與所述的N+注入區相連通的金屬線。

采用了該發明的半導體集成電路中監控金屬硅化物形成質量的結構，由于其將金屬硅化物有源區設置在相鄰的兩根多晶硅線之間，并在該有源區中設置有連通引出結構，從而可以方便的測量有源區的電阻值，此時如果夾在兩根多晶硅線之間的金屬硅化物有源區形成質量不好，則測量出的有源區電阻值就會相當大；同時由于淺溝隔離區產生的應力和兩根多晶硅線產生的應力對于金屬硅化物的形成具有很大的影響，尤其是在有源區的拐角處區域，應力更加顯著，因而容易使金屬硅化物穿通N+注入區，產生短路現象，而通過本發明的上述結構，可以很容易的測量出N+注入區和P型襯底之間的漏電流，從而能夠監控金屬硅化物是否已經穿通N+注入區，進而容易控制金屬硅化物有源區的形成質量；另一方面，上述的結構非常簡單，監控方便有效，直接放置于劃片槽中即可實現有效監測，很容易檢測出目前半導體集成電路中經常使用的兩種常見結構中的金屬硅化物的形成質量，大大提高了集成電路芯片的成品率、穩定性和壽命，監控檢測過程穩定可靠，通用性較強，使用范圍較為廣泛，為現代超大規模集成電路工業的發展奠定了堅實的基礎。

附圖說明

圖1為本發明的半導體集成電路中第一種監控金屬硅化物形成質量的結構。

圖2為本發明的半導體集成電路中第二種監控金屬硅化物形成質量的結構。

具體實施方式

為了能夠更清楚地理解本發明的技術內容，特舉以下實施例詳細說明。

請參閱圖1所示，其為該半導體集成電路中第一種監控金屬硅化物形成質量的結構，包括P型半導體襯底1、該襯底表面的N+注入區2、多晶硅線3和金屬硅化物有源區4，其中，所述的金屬硅化物有源區4設置于相鄰的兩根多晶硅線3之間，該相鄰兩根多晶硅線3之間的距離為最小設計準則的距離，該最小設計準則的距離為現代半導體集成電路制造工藝中的公知常識，且各多晶硅線3與該金屬硅化物有源區4具有一定部分的重疊；