[發明專利]半導體集成電路工藝中形成淺溝槽隔離區域的方法

無效

• 申請號: 200710037625.5
• 申請日: 2007-02-16
• 公開（公告）號: CN101246842A
• 公開（公告）日: 2008-08-20
• 發明（設計）人: 王樹林;陳愛華;嚴利均
• 申請（專利權）人: 中微半導體設備（上海）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/31
• 代理公司: 上海智信專利代理有限公司
• 代理人: 王潔

【技術領域】

本發明涉及一種制作半導體集成電路的方法，尤其是指一種在半導體集成電路工藝中可以在具有高深寬比(high?aspect?ratio)的淺溝槽中形成無細縫或無孔洞的淺溝槽隔離區域(shallow?trench?insulation；STI)的方法。

【背景技術】

在半導體工藝中的一個發展趨勢是趨向更高集成度、高密度。為了達到所需的高集成度與高密度，半導體晶圓上的裝置尺寸已降低至深次微米等級且預期未來會更低。所以，半導體晶圓上的裝置其組件需要越來越小的布局，其可以包括交聯線的寬度與間隔、接觸孔的間隔與直徑、及表面幾何布局等。一般而言，減少形成在晶圓基底上半導體集成電路的裝置間的隔離區域(insulation?region)等的尺寸也有助于縮小半導體晶圓上的裝置尺寸。

為了在半導體集成電路的裝置之間做出適當的隔離區域，在現有的各種組件隔離技術中，局部硅氧化方法(LOCOS)和淺溝槽區(STI)工藝是最常用的兩種技術。尤其是后者，因其具有隔離區域小和工藝完成后仍保持基底平坦性等優點，更是近來頗受重視的半導體制造技術。尤其當組件在半導體裝置中被高度集成化時，使用STI方法形成隔離層的方法更具有成長的趨勢。STI方法包括在一基底上形成淺溝槽(shallow?trench)及接著以二氧化硅等絕緣材料填充這些淺溝槽。淺溝槽可以用熱氧化工藝形成一層像是二氧化硅的內襯及接著以如二氧化硅的氧化層或另一材料如多晶硅加以填充。這些填充的淺溝槽定義出主動區域的大小及位置。使用STI工藝確可大幅度縮減需要隔離晶體管的面積；然而，當隔離尺寸縮減變小后，淺溝槽內的深寬比(aspect?ratio)明顯增加，欲達到無細縫與無孔洞的隔離區域，對具有高深寬比的淺溝槽進行充分地絕緣材料的填充是一項很大的考驗。

現有技術中，實現STI的方法中有利用高密度等離子體氣相沉積(Highdensity?deposition?chemical?vapor?deposition，HDP-CVD)的方法使絕緣物填充淺溝槽的細縫或孔洞，但在高密度等離子體的作用下，該STI方法變得越來越難以實現。在其它的替代方案中，有像是利用化學氣相沉積(chemicalvapor?deposition，CVD)或原子層沉積(atomic?layer?deposition，ALD)的方式。但化學氣相沉積所面臨的問題是，在經過超過750℃高溫退火步驟后，將造成絕緣膜的收縮(shrink)，常導致在淺溝槽內產生細縫或孔洞，將使得半導體集成電路裝置產生不可靠的良率問題。以上現有技術中實現STI的方法，并沒有從原理上根本性地解決因絕緣膜的收縮而導致的在淺溝槽內產生細縫或孔洞的問題。

因此，為了提高制造半導體裝置的良率，有必要提供一種可以克服高溫退火步驟后，將造成絕緣膜的收縮而導致在淺溝槽內產生細縫或孔洞的問題的方法。

【發明內容】

本發明的發明目的在于提供一種在半導體集成電路工藝中形成無細縫或無孔洞的淺溝槽隔離區域的方法。

本發明的另一發明目的在于提供一種在半導體集成電路工藝中可以在具有高深寬比的淺溝槽中形成無細縫或無孔洞的淺溝槽隔離區域的方法。

本發明提供一種在半導體集成電路工藝中形成淺溝槽隔離區域的方法，該方法包含以下步驟：在淺溝槽上形成至少一層共形的內襯層；沉積一第一絕緣層至該淺溝槽的該至少一內襯層上，其中該第一絕緣層并未填滿該淺溝槽而留有一保留空間；沉積至少一層富含硅的薄膜于該第一絕緣層的該保留空間中；轉化該富含硅的薄膜成一再生絕緣膜，其中所述再生絕緣膜的再生部分大于或等于該第一絕緣層的收縮部分。

本發明提供的一種形成淺溝槽隔離區域的方法其也可以是包含以下步驟：在淺溝槽上形成至少一層共形的內襯層；沉積一第一絕緣層至該淺溝槽的該至少一內襯層上，其中該第一絕緣層并未填滿該淺溝槽而留有一保留空間；沉積至少一層富含硅的薄膜于該第一絕緣層的該保留空間中；轉化該富含硅的薄膜成一再生絕緣膜，其中所述再生絕緣膜的再生部分大于或等于該第一絕緣層的收縮部分；在等離子體作用環境下(HDP-CVD?or?PECVD)化學沉積一第二絕緣層至該淺溝槽中，直至填滿淺溝槽并露出至淺溝槽上方某一位置；表面平坦化處理直到形成該淺溝槽隔離區域。