[發(fā)明專利]比較器

無效

• 申請?zhí)枺?/td>: 200710036622.X
• 申請日: 2007-01-13
• 公開（公告）號: CN101222216A
• 公開（公告）日: 2008-07-16
• 發(fā)明（設計）人: 曹先國
• 申請（專利權）人: 曹先國
• 主分類號: H03K3/023
• 分類號: H03K3/023;H03K5/24;H03F3/45;H03M1/12;H03M1/34
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種比較器，由時鐘精確控制，在時鐘下降沿到來時對兩輸入端的電壓進行精確比較，并根據(jù)需要輸出高電平或低電平作為判斷的結果，其特征在于，包括：

前置放大器，主要部件為差分對PMOS管，MOS管的柵極作為信號輸入端連接兩電壓Vin1和Vin2，MOS管的漏極作為信號輸出端，將輸入的兩電壓信號進行放大；

鎖存器，由差分對PMOS管、傳輸門和一對交叉連接的NMOS管以及電流源組成，信號輸入端連接前置放大器的輸出，在時鐘信號的精確控制下，間隔一段時間對兩輸入信號的大小進行比較，并將這一結果鎖存后傳輸至緩存器；

緩存器，由一對交叉連接的PMOS管和一對MOS管組成，對比較結果進行緩沖輸出；

時鐘處理電路，對時鐘信號進行處理，并由此控制鎖存器的傳輸門；

偏置電路，由電流源方式連接的一組MOS管組成，為前置放大器和鎖存器提供驅動。

2.根據(jù)權利要求1所述的一種比較器，其特征在于，所述的前置放大器，包括以下部分：電流源，連接在供電電源VDD與差分對PMOS管之間，可由共源極方式連接偏置電路第一輸出端的PMOS管構成，也可以由其他等同于恒定電流源的器件構成；

差分對PMOS管，連接在電流源與電流源負載之間，MOS管的柵極作為信號輸入端連接兩電壓Vin1和Vin2，MOS管的漏極作為信號輸出端，將輸入的兩電壓信號進行放大，并傳輸至緩存器；

電流源負載，由連接偏置電路第二輸出端的一對NMOS管組成，NMOS管連接在差分對PMOS管的漏極和地GND之間。

3.根據(jù)權利要求1所述的一種比較器，其特征在于，所述的鎖存器，包括以下部分：電流源，連接在供電電源VDD與差分對PMOS管之間，可由共源極方式連接的PMOS管構成，也可以由其他等同于恒定電流源的器件構成；

差分對PMOS管，連接在電流源和傳輸門之間，柵極連接前置放大器的信號輸出端，漏極連接傳輸門并作為輸出連接至緩存器；

傳輸門，受時鐘處理電路控制，信號通路連接在差分對PMOS管的兩漏極之間；

一對交叉連接的NMOS管，漏極連接差分對PMOS管的漏極，亦即傳輸門的信號通路兩端，源極和柵極交叉連接并連接在地GND上。

4.根據(jù)權利要求1所述的一種比較器，其特征在于，所述的緩存器，包括以下部分：

一對交叉連接的PMOS管，源極連接供電電源VDD，漏極和柵極交叉連接，并作為比較器的信號輸出，同時連接一對MOS管；

一對MOS管，柵極作為信號輸入端連接鎖存器的信號輸出端，漏極連接一對交叉連接的PMOS管，源極連接地GND。

5.根據(jù)權利要求1、4所述的一種比較器，其特征在于，所述的緩存器中一對交叉連接的PMOS管，可以采用任意一支路的交叉連接的漏極和柵極作為比較器的信號輸出，也可以同時采用兩條支路的交叉連接的漏極和柵極作為比較器的信號輸出。

6.根據(jù)權利要求1所述的一種比較器，其特征在于，所述的時鐘處理電路，由兩個反向器串聯(lián)組成，第一反向器的輸出控制鎖存器傳輸門的P控制端，第二反向器的輸出控制鎖存器傳輸門的N控制端。

7.根據(jù)權利要求1所述的一種比較器，其特征在于，所述的偏置電路由兩組串聯(lián)的電流鏡方式連接的MOS管對和一組串聯(lián)的共源極連接的PMOS管-NMOS管支路并聯(lián)而成，電流鏡方式連接的MOS管對各有一端輸出，分別控制串聯(lián)的共源極方式連接的PMOS管和NMOS管的柵極，并作為輸出端向前置放大器和鎖存器提供驅動。