[發(fā)明專利]異構(gòu)多核處理器高速異步互連通信網(wǎng)絡(luò)

無效

• 申請?zhí)枺?/td>: 200710035914.1
• 申請日: 2007-10-17
• 公開（公告）號: CN101132336A
• 公開（公告）日: 2008-02-27
• 發(fā)明（設(shè)計(jì)）人: 王志英;李勇;王蕾;戴葵;阮堅(jiān);賴明澈;龔銳;晉鋼;李云照
• 申請（專利權(quán)）人: 中國人民解放軍國防科學(xué)技術(shù)大學(xué)
• 主分類號: H04L12/40
• 分類號: H04L12/40;H04L12/46
• 代理公司: 國防科技大學(xué)專利服務(wù)中心
• 代理人: 郭敏

技術(shù)領(lǐng)域：

本發(fā)明涉及集成電路領(lǐng)域微處理器內(nèi)部的通信網(wǎng)絡(luò)，尤其是異構(gòu)多核處理器內(nèi)部的高速異步互連通信網(wǎng)絡(luò)。

背景技術(shù)：

隨著集成電路工藝的發(fā)展，將多個(gè)微處理器內(nèi)核集成在同一芯片中構(gòu)成多核處理器，成為一種有效的高性能處理器系統(tǒng)設(shè)計(jì)途徑，可以提供更強(qiáng)大的處理能力和更高的并行性。根據(jù)內(nèi)含處理器核的種類，多核微處理器可以分為同構(gòu)多核微處理器與異構(gòu)多核微處理器兩種。其中，異構(gòu)多核微處理器內(nèi)部包含不同的處理器核，且不同的處理器核在異構(gòu)多核微處理器中完成不同的功能。怎樣將不同類型的處理器核無縫集成在系統(tǒng)級的微處理器芯片中，對互連通信網(wǎng)絡(luò)的設(shè)計(jì)提出了挑戰(zhàn)。

總線是目前應(yīng)用最廣的片上通信結(jié)構(gòu)，如ARM公司的AMBA(AdvancedMicroprocessor?Bus?Architecture)總線。不過總線的廣播特性使得信號的延遲與功耗隨著微處理器的規(guī)模急劇增大，同時(shí)可擴(kuò)展性差，不適合未來更大規(guī)模多核微處理器的通信需求。

傳統(tǒng)的靜態(tài)連接網(wǎng)絡(luò)，如2000年高等教育出版社出版的《計(jì)算機(jī)體系結(jié)構(gòu)》第七章中介紹的環(huán)，通過單向傳輸?shù)耐ㄐ沛溌穼⒕W(wǎng)絡(luò)中的通信節(jié)點(diǎn)連接起來，以實(shí)現(xiàn)點(diǎn)到點(diǎn)的傳輸，優(yōu)點(diǎn)是結(jié)構(gòu)簡單，容易實(shí)現(xiàn)。但是傳統(tǒng)的環(huán)通信結(jié)構(gòu)采用全局同步時(shí)鐘進(jìn)行通信同步，采用令牌分配的方式分配給通信節(jié)點(diǎn)通信網(wǎng)絡(luò)占用權(quán)，在通信節(jié)點(diǎn)數(shù)目較多時(shí)，令牌分配的效率較低，而且由于只能單向傳輸，在通信鏈路上距離較遠(yuǎn)的兩個(gè)通信節(jié)點(diǎn)之間的通信要經(jīng)過中間節(jié)點(diǎn)的逐次轉(zhuǎn)發(fā)，通信的額外開銷很大。

全局異步局部同步(Globally?Asynchronous?Locally?Synchronous，GALS)互連技術(shù)目前也正在成為研究的熱點(diǎn)。它比較適合解決片上系統(tǒng)(System?onChip，SoC)中具有多個(gè)時(shí)鐘域時(shí)的問題，將系統(tǒng)中的各個(gè)IP模塊與互連總線隔離開來，互連采用異步電路的方式實(shí)現(xiàn)，通過握手協(xié)議實(shí)現(xiàn)通信，并能夠很好地與現(xiàn)有同步電路模塊的整合。在設(shè)計(jì)中不再采用全局同步時(shí)鐘而使用異步握手的方式控制通信，節(jié)約了現(xiàn)代微處理器設(shè)計(jì)中越來越龐大的同步時(shí)鐘所產(chǎn)生的功耗。由于增加了額外的通信開銷，以及電路中使用大量的狀態(tài)保持元件，使得GALS技術(shù)的實(shí)現(xiàn)成本較高。

發(fā)明內(nèi)容：

本發(fā)明要解決的技術(shù)問題是針對現(xiàn)有多核微處理器的互連通信網(wǎng)絡(luò)要么只能支持具有相同頻率的內(nèi)核，要么可擴(kuò)展性較差，要么傳輸效率并行性較差、傳輸頻率有限等問題，提出一種新的異構(gòu)多核微處理器內(nèi)部負(fù)責(zé)各個(gè)節(jié)點(diǎn)間通信的高速異步互連通信網(wǎng)絡(luò)，為異構(gòu)多核微處理器提供更好的傳輸并行性與更高的傳輸頻率。

本發(fā)明異構(gòu)多核處理器高速異步互連通信網(wǎng)絡(luò)由多個(gè)通信節(jié)點(diǎn)、多個(gè)通信棧、一個(gè)通信環(huán)與一個(gè)仲裁器連接而成。每個(gè)通信棧與一個(gè)通信節(jié)點(diǎn)通過數(shù)據(jù)線連接，所有的通信棧通過通信環(huán)兩兩連接在一起，仲裁器與各個(gè)通信棧通過數(shù)據(jù)線連接。通信節(jié)點(diǎn)向與之連接的通信棧發(fā)訪問請求，通信棧對訪問請求進(jìn)行譯碼，確定是否向仲裁器發(fā)事務(wù)請求，即通信請求，以取得所請求設(shè)備即另一個(gè)通信節(jié)點(diǎn)的訪問權(quán)。仲裁器則負(fù)責(zé)事務(wù)仲裁，判斷發(fā)出請求的通信節(jié)點(diǎn)能否獲得訪問權(quán)，并控制通信棧將通信環(huán)切分成不同的傳輸路徑使獲得訪問權(quán)的通信節(jié)點(diǎn)完成通信。

通信節(jié)點(diǎn)是向通信網(wǎng)絡(luò)發(fā)出訪問請求或被訪問的設(shè)備，每個(gè)通信節(jié)點(diǎn)既能作為主設(shè)備也能作為從設(shè)備進(jìn)行通信，當(dāng)該通信節(jié)點(diǎn)向別的通信節(jié)點(diǎn)發(fā)出訪問請求時(shí)稱為主設(shè)備，當(dāng)該通信節(jié)點(diǎn)接收來自于其它通信節(jié)點(diǎn)的訪問請求時(shí)稱為從設(shè)備。通信節(jié)點(diǎn)可以是不同的微處理器內(nèi)核，也可以是簡單計(jì)算的功能單元、存儲控制器模塊、外設(shè)模塊以及與其它系統(tǒng)進(jìn)行連接的接口模塊等，主要用于處理微處理器所承擔(dān)的各項(xiàng)任務(wù)。每個(gè)通信節(jié)點(diǎn)都有一個(gè)唯一的設(shè)備ID，即設(shè)備編號，假設(shè)微處理器中有N個(gè)通信節(jié)點(diǎn)，在微處理器系統(tǒng)設(shè)計(jì)時(shí)為每個(gè)通信節(jié)點(diǎn)分配一個(gè)設(shè)備ID，為了方便，設(shè)備ID為0到N-1。

通信棧由局部譯碼器、節(jié)點(diǎn)配置部件以及通道控制器組成。當(dāng)通信節(jié)點(diǎn)作為主設(shè)備時(shí)，與之連接的通信棧根據(jù)仲裁器的通道分配信息連接相應(yīng)的通道，同時(shí)根據(jù)異步握手協(xié)議向從設(shè)備發(fā)請求信號；當(dāng)通信節(jié)點(diǎn)作為從設(shè)備時(shí)，與之連接的通信棧根據(jù)仲裁器的通道分配信息連接相應(yīng)的通道，同時(shí)根據(jù)異步握手協(xié)議向主設(shè)備發(fā)確認(rèn)信號；當(dāng)通信節(jié)點(diǎn)沒有進(jìn)行通信，與之連接的通信棧只是作為通信的中間路徑時(shí)，通信棧根據(jù)仲裁器的通道分配信息連接相應(yīng)的通道，同時(shí)也作為請求信號與確認(rèn)信號的傳輸路徑，在主設(shè)備與從設(shè)備之間傳輸通信數(shù)據(jù)與握手信號。