[發明專利]基于嵌入式以太網技術的LED顯示屏數據通信設備和方法無效
| 申請號: | 200710035375.1 | 申請日: | 2007-07-17 |
| 公開(公告)號: | CN101090353A | 公開(公告)日: | 2007-12-19 |
| 發明(設計)人: | 鄧宏貴;李志堅;吳讓亮;方遠孟 | 申請(專利權)人: | 中南大學 |
| 主分類號: | H04L12/28 | 分類號: | H04L12/28;H04L12/44;G09G3/32 |
| 代理公司: | 中南大學專利中心 | 代理人: | 胡燕瑜 |
| 地址: | 410083*** | 國省代碼: | 湖南;43 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 嵌入式 以太網 技術 led 顯示屏 數據通信 設備 方法 | ||
技術領域
本發明主要涉及多媒體技術領域,特別是光電顯示技術領域。
背景技術
目前,大屏幕LED顯示屏的應用已經十分廣泛,其發展的關鍵技術問題在于以下兩個方面,第一,如何進一步改觀其顯示效果,使其在各種應用場合中都能表現出最佳的色彩效果。第二,如何提高其抗干擾能力,增強其工作穩定性。大屏幕LED顯示屏抗干擾能力差,故障率高,其原因是多方面的。數據傳輸的不穩定是其中一個主要原因,LED顯示屏一般屏幕面積較大,受到制板和加工工藝的限制,通常都采用模塊化方式進行設計,即首先設計出各顯示模塊,然后使用時根據實際情況將各個顯示模塊進行組合。模塊與模塊之間的連接線往往采用普通排線進行連接,由于整個LED顯示屏顯示模塊越多,模塊之間的連線也會越多,線路連接也會越復雜,這樣,整個顯示屏工作時出故障的幾率也會越大,運行穩定性也越差,越易受干擾。
而目前,十兆、百兆、甚至千兆以太網絡的快速發展,使得以太網絡的通信速度越來越快,而它所具有的布線簡單、誤碼率低、組網協議成熟等優點,完全能夠滿足LED顯示屏數據通信的需要。
發明內容
本發明的目的是提供一種LED顯示屏數據通信方法。
本發明是將嵌入式以太網技術應用于LED顯示屏的高速數據傳輸,將計算機獲取的視頻數據通過網卡發送到顯示屏的Hub模塊,然后由Hub將數據分發到各顯示屏控制模塊,顯示屏控制模塊控制從以太網接口讀取數據,并按TCP/IP協議進行解析,同時,將提取出的數據實時顯示在LED屏幕上,完成了LED顯示屏的數據傳輸過程。
本發明主要包括控制主機、顯示屏Hub模塊、顯示屏顯示控制模塊和顯示模塊。控制主機可以是一臺計算機或一個其它的網絡終端設備,它直接與顯示屏Hub模塊相連,主要負責為顯示屏顯示提供所需要的數據。控制主機必須帶有符合IEEE802.3標準的以太網接口,控制主機通過該接口數據發給顯示屏Hub模塊。顯示屏Hub模塊與控制主機和顯示控制模塊相連,主要負責接收控制主機傳來的以太網數據,并將數據分發往各顯示控制模塊。控制主機與顯示屏Hub模塊,顯示屏Hub模塊與各顯示屏控制模塊之間均采用普通雙絞線連接,通信協議均采TCP/IP協議。顯示屏顯示控制模塊是本發明的核心內容,它直接與顯示模塊相連,主要包括一塊FPGA和一個以太網接口,除實現控制顯示模塊正常顯示外,FPGA還完成對以太網接口的初始化設置、控制以太網接口檢測接收數據、按標準協議對數據進行解析、更新顯示模塊顯示內容等功能。
本發明控制主機、顯示控制模塊之間采用星形拓撲結構通過顯示屏Hub模塊進行組網,從而實現數據的高速、穩定傳輸。
本發明顯示控制模塊主要包括FPGA、網卡芯片、阻抗變換器和RJ45接口,如附圖1所示。FPGA完成對網卡芯片的初始化后,則進入循環檢測狀態,不斷循環檢測網卡芯片是否有數據包收到。具體是通過對FPGA進行編程,在FPGA內部實現一個狀態機來實現的。
本發明FPGA內部狀態機主要分5個狀態,分別為復位狀態、延時狀態、初始化狀態、數據接收狀態和數據處理狀態。各狀態轉移情況如附圖2所示。具體內容為:a.復位狀態,此狀態就是將網卡芯片復位引腳RSTDRV拉為高電平,使網卡芯片復位。b.延時狀態,由于網卡復位操作需要至少幾毫秒的時間,因而,在網卡復位信號發出以后,需要等待一段時間,確保網卡完成復位。具體延時采用觸發器的方式進行,延時時間長短可通過設定計數器最大值來進行調節。c.初始化狀態,此狀態完成對網卡芯片的初始化操作,具體為:定義兩個初始化常量表,其中一個為初始化寄存器地址列表,另一個為所對應的初始化數據列表,這兩個表中地址和數據為一一對應關系,整個初始化過程實際上就是依次讀取兩個表中的初始化地址和數據,將它們逐個寫入網卡芯片的過程。d.循環檢測狀態,初始化完成后,網卡芯片的當前頁面寄存器CURR和邊界寄存器BNRY被置為相等的值,當網卡芯片收到數據時,當前頁面寄存器CURR便會自動增加,因此,只需FPGA循環讀取BNRY寄存器和CURR寄存器的值,當檢測到BNRY寄存器的值不等于CURR時,FPGA便可以從網卡芯片中讀取相應的數據,并同時使BNRY寄存器加1,直到其再次等于CURR寄存器。e.數據處理狀態,當檢測到收到新的數據包后,FPGA從網卡芯片中讀取該數據包,并根據IP協議分析本數據包的源、目的IP地址,確認是否為本機所需數據包,如果是,則繼續進行應用層解析,否則,丟棄該包。
本發明可顯著增強LED顯示屏抗干擾能力,提高LED顯示屏的工作性能。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中南大學,未經中南大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710035375.1/2.html,轉載請聲明來源鉆瓜專利網。





