[發明專利]帶充電補償結構的存儲器選擇性預充電電路

無效

• 申請號: 200710035330.4
• 申請日: 2007-07-10
• 公開（公告）號: CN101110260A
• 公開（公告）日: 2008-01-23
• 發明（設計）人: 張民選;樂大珩;李少青;陳吉華;趙振宇;陳怒興;馬劍武;王東林;高紹全;賀鵬;董蘭飛;劉婷;喻仁峰;雷建武;劉征
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: G11C7/12
• 分類號: G11C7/12
• 代理公司: 湖南兆弘專利事務所
• 代理人: 趙洪

技術領域

本發明主要涉及到低功耗存儲器的設計領域，特指一種帶充電補償結構的存儲器選擇性預充電電路。

背景技術

隨著集成電路的密度和工作頻率按照摩爾定律所描述的那樣持續增長，低功耗系統的設計成為了設計者們所關注的焦點。在微處理器特別是SoC(系統集成芯片)中，由于存儲器占據了芯片功耗的很大部分，因此低功耗存儲器的設計技術對集成電路發展具有重要意義。而隨著高性能處理器中嵌入式存儲器的大量使用，對存儲器的速度、面積和功耗三個方面的性能都有很高要求。而由于這三個參數之間的相互約束關系，存儲器低功耗技術往往會引起速度和面積的開銷。因此，以較低的開銷換取低功耗性能是存儲器低功耗技術的設計難點。

對于存儲器芯片，功耗的來源可以分為三個方面：存儲器單元陣列、譯碼器和外圍電路。其中存儲單元陣列的功耗是存儲器功耗的主要來源。對一個n行m列的存儲器，其結構如圖1所示，功耗可以用以下公式近似表示：

P＝V_DDI_DD

＝(mi_act+m(n-1)i_hld)+((n+m)C_DEV_intf)+(C_PTV_intf)

其中i_act是被選中單元的等價有效電流，它是一個讀或者寫操作中流過存儲單元的總電荷與讀寫周期的比值，i_hld是不工作單元數據維持電流，V_int是內部電源電壓，C_DE是每個譯碼器的等價輸出負載，C_PT是外圍電路的總負載，f是工作頻率。

在現今的芯片內嵌入式存儲器中，為了實現高速低功耗的目的，存儲單元陣列多是采用動態預充電結構。因此，存儲器單元陣列的功耗主要是對存儲單元陣列中位線電容的充放電功耗。其功耗的估算公式如下；

P_array＝m×i_act×V_DD＝m×C_eff×V_DD²×f

其中，m是一次讀取操作中需要被充放電的位線數目，C_eff是每個位線的等價有效電容，V_DD²是電源電壓，f是工作頻率。由公式可以看出，對于確定了制造工藝、容量及性能要求的存儲器，要想降低存儲陣列的工作功耗，只能夠通過減少參與充放電過程的位線數目m來實現。