[發明專利]PLL中消除電流過沖的電荷泵電路

無效

• 申請號: 200710035327.2
• 申請日: 2007-07-10
• 公開（公告）號: CN101127524A
• 公開（公告）日: 2008-02-20
• 發明（設計）人: 陳怒興;何小威;張民選;李少青;陳吉華;趙振宇;馬劍武;徐煒遐;吳宏;陳亮;劉征;王建軍;高紹全;雷建武;鄭東裕
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: H03L7/093
• 分類號: H03L7/093
• 代理公司: 湖南兆弘專利事務所
• 代理人: 趙洪

技術領域

本發明主要涉及到CMOS鎖相環電荷泵的設計領域，特指一種PLL中消除電流過沖的電荷泵電路。

背景技術

鎖相環(Phase-Locked?Loop，PLL)因具備獨特的倍頻和鎖相功能在各種時序系統中得到了廣泛應用。隨著集成電路進入GHz的高頻時代，對系統時鐘的偏差和抖動提出了更加苛刻的要求，鎖相環設計面臨嚴峻挑戰。電荷泵是傳統鎖相環的核心電路之一，其設計不可避免地存在電流過沖、延時失配、電流失配等非理想因素，成為鎖相環性能提高的瓶頸。

為了消除電荷泵過沖給鎖相環帶來的不穩定性問題，人們采用了許多補償措施。一種典型的改進措施為引入電壓跟隨器，其電路如圖1所示。UP信號和DN信號分別是由鑒相器產生的開關信號，NUP和NDN分別為UP和DN的非信號。UP信號有效時上拉開關閉合，上拉電流管通過電源VDD開始對濾波器LPF充電，使得濾波器的電壓升高，進而改變鎖相環振蕩器的振蕩頻率；同理，DN信號有效時下拉開關閉合，下拉電流管通過地開始對濾波器LPF放電，使得濾波器的電壓降低，進而改變鎖相環振蕩器的振蕩頻率。過沖存在的原因是充放電電流源驅動管的漏極靜態電位A和輸出電位LPF之間存在電壓差。當充電/放電脈沖(UP/DN)到來時，由于與濾波電容串聯的電阻的存在，使得這個電壓差中和速度太慢。一種消除這個脈沖的方法是使兩者之間的電壓差總是為零，圖中的電壓跟隨器可以基本上實現這個目的。電壓跟隨器實際上是一個具有很大增益的放大器，輸入端“+”接濾波器端口LPF，輸入端“-”接靜態電位A，放大器的輸出接在輸入“-”端上。因為具有很高的增益，放大器的輸入輸出端電壓基本相等，即A和LPF兩點的電壓基本相等。這種補償措施雖然能在很大程度上消除過沖的影響，但效果不是很理想，尤其是當充放電電流較小時，過沖效應仍然明顯存在。

發明內容

本發明要解決的問題就在于：針對現有技術存在的技術問題，本發明提供一種結構簡單、能夠消除電荷泵的電流過沖效應，從而提高鎖相環的性能和穩定性的PLL中消除電流過沖的電荷泵電路。

為解決上述技術問題，本發明提出的解決方案為：一種PLL中消除電流過沖的電荷泵電路，其特征在于：它包括上拉開關管P2、下拉開關管N2、上拉電流管P1、下拉電流管N1、非信號上拉開關管P3、非信號下拉開關管N3、上拉電容MP0、下拉電容MN0以及電壓跟隨器，所述電壓跟隨器OP的一端與電路輸出端相連，另一端與非信號上拉開關管P3的漏極以及非信號下拉開關管N3的源極相連，所述上拉開關管P2的漏極與上拉電流管P1的漏極相連，下拉開關管N2的漏極與下拉電流管N1的漏極相連，上拉電容MP0與上拉電流管P1并聯，上拉電容MP0的柵極和漏極短接，下拉電容MN0與下拉電流管N1并聯，下拉電容MN0的柵極和源極短接。

所述上拉電流管P1、上拉開關管P2和上拉電容MP0采用PMOS管，下拉電流管N1、下拉開關管N2和下拉電容MN0采用NMOS管。

與現有技術相比，本發明的優點就在于：本發明的PLL中消除電流過沖的電荷泵電路，在引入電壓跟隨器的基礎上提出并聯旁路電容技術，即在上拉電流源與下拉電流源的兩端分別并聯一個合適容值的濾波電容，這樣就能夠較好地濾去電流源上拉/下拉管上的微小尖峰噪聲，使得電流源的充放電電流更加穩定，進而過沖效應得到進一步抑制。

附圖說明

圖1是現有技術中帶電壓跟隨器的電荷泵電路示意圖；

圖2是本發明的結構原理示意圖；

圖3是本發明的電路結構示意圖；

圖4是本發明電路的HSPICE模擬結果示意圖。

具體實施方式

以下將結合附圖和具體實施例對本發明做進一步詳細說明。