[發明專利]NAND閃存的MTD設計中處理地址不連續的方法

有效

• 申請號: 200710033015.8
• 申請日: 2007-12-29
• 公開（公告）號: CN101470663A
• 公開（公告）日: 2009-07-01
• 發明（設計）人: 范敬才;易若翔;胡勝發
• 申請（專利權）人: 安凱（廣州）軟件技術有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 廣州知友專利商標代理有限公司
• 代理人: 宣國華

1.一種NAND閃存的MTD設計中處理地址不連續的方法，其特征在于，它包含以下步驟：

a.把整個NAND閃存空間劃分為多個區域，每個區域通過一個MTD進行管理，MTD記錄其管理區域的第一個塊所位于的物理平面號以及該塊相對于該物理平面的偏移量；

b.每個區域內的每個物理平面都抽象為一個邏輯平面，每個邏輯平面都有獨立的分配區；

c.MTD根據上層應用傳來的邏輯扇區號SectorNum計算出相應的邏輯塊號和邏輯平面號PlaneNum，具體步驟如下：首先由邏輯扇區號SectorNum除以一個塊所包含的扇區總數所得的商就表示該塊相對于整個NAND閃存地址空間的邏輯偏移1LogOffsetl；然后再根據邏輯偏移1LogOffsetl，由每個區域的起始位置以及大小就可以計算出該扇區位于的區域以及相對于該區域的邏輯偏移2LogOffset2；然后由邏輯偏移2LogOffset2，再根據分配區的大小和各個邏輯平面包含的邏輯塊號的個數，求得該塊位于的邏輯平面號PlaneNum以及相應的邏輯塊號，然后根據邏輯塊號進行尋址；

d.上述步驟c所述的邏輯塊號通過映射表一一對應偽物理塊號；

e.MTD根據偽物理塊號Fake獲得訪問NAND內存所需要的地址即物理芯片號Chip、物理塊號Phy以及塊內的偏移頁號Page，其包括以下步驟：

(1)計算物理芯片號Chip和塊內的偏移頁號Page∶Chip＝(PlaneNum+FstPlane)/PlanePerChip；Page＝SectorNum％SecPerBlk；其中，PlanePerChip表示每個物理芯片劃分的物理平面個數；SecPerBlk表示一個物理塊內的扇區總數；

(2)如果邏輯平面號PlaneNum為0，則偽物理塊號Fake更新為：Fake＝Fake+StartBlkOfFstPlane，再進入下一步驟；否則，直接進入下一步驟；

(3)在以下情況下分別獲得物理塊號Phy：

在單物理平面的情況下：Phy＝Fake；

在前后地址劃分物理平面的情況下：

PlaneNum＝(PlaneNum+FstPlane)％PlanePerChip；

Phy＝Fake+PlaneNum*BlockPerPlane；

在奇偶地址劃分物理平面的情況下：

PlaneNum＝(PlaneNum+FstPlane)％PlanePerChip；

Phy＝Fake*PlanePerChip+PlaneNum；

在既有奇偶又有前后地址劃分物理平面的情況下：

PlaneNum＝(PlaneNum+FstPlane)％PlanePerChip；

Phy＝Fake*2+(PlaneNum/2)*BlockPerPlane*2+(PlaneNum％2)；

其中，FstPlane表示MTD管理的第一個物理塊所位于的物理平面號；

BlockPerPlane表示一個物理平面包含的總塊數。

2.根據權利要求1所述的NAND閃存的MTD設計中處理地址不連續的一種方法，其特征在于，步驟d所述的映射表是以邏輯塊號為下標的數組，數組的內容為邏輯塊號對應的偽物理塊號。