[發明專利]圖像處理器群接口總線

無效

• 申請號: 200710020540.6
• 申請日: 2007-03-09
• 公開（公告）號: CN101261613A
• 公開（公告）日: 2008-09-10
• 發明（設計）人: 錢惟賢;陳錢;顧國華;胡永生;管志強;于雪蓮;隋修寶;屈惠明
• 申請（專利權）人: 南京理工大學
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42
• 代理公司: 南京理工大學專利中心
• 代理人: 朱顯國

一、技術領域

本發明屬于接口總線技術，特別是一種圖像處理器群接口總線(IMAGEPROCESSOR?GROUP?INTERFACE，IPGI)。

二、背景技術

總線是在模塊之間或從機之間的一組進行互連和傳輸信息的信號線，信息包括指令、數據和地址。目前用于圖像處理器接口的總線標準主要有：PCI總線、USB總線等。

PCI(Peripheral?Component?Interconnect)即外部從機互聯總線，是于1993年推出的PC局部總線標準。PCI總線的主要特點是傳輸速度高，目前可實現66M的工作頻率，在64位總線寬度下可達到突發(Burst)傳輸速率264MB/s，是通常ISA總線的300倍。可以滿足大吞吐量的外設的需求。現在主流的多用戶卡多為PCI總線。

USB(Universal?Serial?Bus)是通用串行總線，是一種新型高速串行接口。USB僅用一個4針方形標準插座，采用菊花鏈的形式就可以把許多外設逐一連接起來，并且不會損失信號帶寬。USB的推出使得接口性能大大提高，主機與外設的連接變得非常簡單和有效，它正在逐步取代PC機上原有的串行、并行等各種接口。目前USB能支持的外設有掃描儀、數碼相機、打印機、顯示器、鍵盤、鼠標等。

PCI總線和USB等總線使用范圍較廣，但用在圖像處理時結構不夠簡便靈活。

三、發明內容

本發明的目的是提供一種能使多個圖像處理器協同工作的圖像處理器群接口總線，從而實現多處理器間的各種數據和命令的高速傳送，進一步提高圖像處理的效率。

實現本發明目的的技術解決方案為：一種圖像處理器群接口總線，該接口總線包含主機和從機，主機同時也是其本身的從機；所述的主機和從機中分別設置總線命令、總線請求、從機選擇、IO數據、串行通訊、數據包結束、從機準備、從機重啟、數據錯誤和總線時鐘管腳，這些管腳為主機和所有從機共享，統一構成了圖像處理器接口群總線；所有的總線操作同步于總線時鐘，總線時鐘由主機提供；主機通過總線命令管腳向從機發出不同命令，從而控制從機；需要發送數據的從機相互競爭，通過總線請求管腳向主機申請總線控制權，主機響應各從機的申請，并將總線控制權交給優先級最高的從機；獲得總線控制權的從機便可通過并行的IO數據管腳將數據傳輸給其它需接收該數據的從機；

數據的傳輸采用通道方式，一個通道即是一個FIFO，數據在兩個從機間的傳輸的實質就是兩個從機的通道通過總線時鐘、IO數據管腳、總線命令等管腳在物理上實現對連；數據是打包的，包頭包含數據長度、從機號、通道號，包尾包含效驗碼；從機號、通道號用于確定哪些從機的哪些通道需要實現物理上的連接，而所有從機中各個通道都是依據該信息判斷是否要接收數據；當傳輸的數據個數達到包頭所定義長度并且效驗正確后，擁有總線控制權的從機放棄總線，并開始新一輪的總線競爭；如效驗有誤主機會發送命令要求重發，同時從機中擁有數據備份，將備份數據重新發出。

本發明圖像處理器群接口總線的每個處理器包含1～8個通道，每個通道都編程為輸入或輸出，一個輸出通道對應多個輸入通道，但一個輸入通道只接收一個輸出通道的數據。

本發明圖像處理器群接口總線的每個通道都必須配備存儲器，用于充當數據緩沖區。

本發明圖像處理器群接口總線的各個處理器之間采用針和孔形式層疊連接方式，即通過上層的針和下層的孔相互咬合的自我堆棧式相連。

本發明圖像處理器群接口總線的總線命令管腳包含CMD1、CMD2、CMD3、CMD4；從機選擇管腳包含DEVSEL1、DEVSEL2、DEVSEL3、DEVSEL4；總線請求管腳包含REQ1#、REQ2#、REQ3#、REQ4#；IO數據管腳包含32位數據。

本發明圖像處理器群接口總線的主機和從機都包含ID寄存器、通道寄存器和狀態寄存器；ID寄存器、通道寄存器用于數據包的快速尋址，狀態寄存器用于控制數據包的傳輸。

本發明圖像處理器群接口總線的主機通過總線命令管腳控制從機，包含從機號部分競爭命令、總線啟動命令、REQ響應命令、REQ無效命令、從機號全部競爭命令、數據傳輸開始命令。

本發明圖像處理器群接口總線在系統啟動時，主機和從機通過SERIAL管腳實現串行通訊的來行初始配置，所有的串行數據傳輸都是38位的，以“0101”作為頭標識；串行數據傳輸是主機和從機通過SERIAL腳完成的；SERIAL腳無數據時為高電平；出現第一個0后便認為有數據到來，串行通訊是同步的，時鐘使用系統時鐘。