[發明專利]一種制備氧化鋅基壓敏電阻的方法

無效

• 申請號: 200710017512.9
• 申請日: 2007-03-16
• 公開（公告）號: CN101266854A
• 公開（公告）日: 2008-09-17
• 發明（設計）人: 趙鳴;高峰;田長生;丁燕
• 申請（專利權）人: 西北工業大學
• 主分類號: H01C17/00
• 分類號: H01C17/00
• 代理公司: 西北工業大學專利中心
• 代理人: 慕安榮

(一)技術領域

本發明涉及材料領域中壓敏電阻的制備，具體是一種制備氧化鋅基壓敏電阻的方法。

(二)背景技術

目前ZnO基壓敏電阻的生產工藝依然為傳統氧化物陶瓷生產工藝(傳統工藝)：原料組份確定后，所需各種氧化物原料在配料后，一般經球磨混料、塑化、造粒(加壓造粒、噴霧造粒、凍結造粒等)、壓片(單向加壓)、排膠、燒結、打磨、披電極等多道工序制備。該生產工藝主要存在以下兩方面的缺點：

其一、素坯體均勻性較差。由于采用上述工藝時，素坯體在單向壓力作用下成型，隨著位置的不同，素坯體中各點的應力狀態也隨之變化；同時，球形粉料顆粒間的空隙也不可能被完全消除，因此很難制備出均勻性較高的素坯體。從而使采用該工藝制備出的壓敏電阻陶瓷的顯微組織均勻性也較差。由這種陶瓷生產的壓敏電阻在使用過程中，容易產生局域化電導，并在陶瓷中氣孔較大、較多的區域內形成裂紋，最終導致壓敏電阻的失效。

其二、難以制備出非圓片形的壓敏電阻。素坯體采用單向作用下，由于只有在圓柱形(其它近似圓形)的模具中成型時，粉料顆粒才具有最佳的流動性，因此采用工藝制備的壓敏電阻通常均為圓片形。而在某些特殊應用場合，很可能需要非圓片形的壓敏電阻。如高壓壓敏電阻應用領域，壓敏電阻的包封空間往往是長方體形，由于壓敏電阻陶瓷對浪涌的吸收能力和電極間有效晶粒個數(瓷體體積)成正比，因此要求使用長方形或方形的壓敏電阻，以盡可能充分的利用空間，使電極間瓷體的體積達到最大，從而提高其對浪涌電流的吸收能力。顯然目前傳統工藝制備的圓片狀壓敏電阻無法實現上述目的。

(三)發明內容

為克服原有工藝中存在的難以制備顯微組織均勻性高、形狀為非圓片形的氧化鋅基壓敏電阻的缺點，本發明提出一種制備氧化鋅基壓敏電阻的方法。

為實現上述目的，本發明采用流延、等靜壓疊壓和切割工序取代原有工藝中的造粒、(單向加壓)成型工藝，制備出顯微組織均勻、外形可為長方形等非圓片形的氧化鋅基壓敏電阻。具體過程為：

(1)制備混合漿料：按既定配比配料，并根據需要采用常規方法對配料進行預處理；在預處理后的原料中按常規方法添加粘合劑、增塑劑、分散劑和溶劑，并混合均勻，制成所需混合漿料；

(2)制備膜片：將混合漿料在流延機上制成所需厚度的帶狀膜片，并切割成一定規格的長方形標準膜片；

(3)制備料塊：將標準膜片在疊壓機上疊壓成所需厚度的料塊后，采用等靜壓進行壓合；

(4)燒結：將料塊切割成所需尺寸的素坯體，然后按以下兩種不同條件對素坯體進行排膠和燒結：當素坯體厚度＞1毫米時，按常規流延膜片排膠工藝進行排膠后，在空氣氛中燒結；當素坯體的厚度≤1毫米時，先將素坯體夾在平行放置的兩塊承燒板之間，再按常規流延膜片排膠工藝進行排膠和燒結，以確保制備出無翹曲變形的壓敏電阻瓷片。

(5)批電極層：打磨去除瓷片表面的氧化層，并在其表面均勻涂履導電銀漿后進行熱處理，以在瓷片上下表面形成導電的銀電極層；

(6)打磨：對已經具有銀電極的瓷片的側面進行打磨、涂履防護層處理，即制備出所需的壓敏電阻；

本發明的優點在于采用流延、等靜壓疊壓和切割工序取代原有工藝中的造粒、(單向加壓)成型工藝，素坯體的顯微結構均勻，因而可以獲得顯微組織均勻的陶瓷體。同時，可以根據實際需要通過調整流延膜片厚度和疊壓層數來靈活控制壓敏電阻的厚度，從而獲得不同壓敏電壓的壓敏電阻；并且可以根據需要切割出任意形狀的壓敏電阻素坯體，以適應不同的通流容量或封裝的要求。

(四)具體實施方式

實施例一：

本實施例是制備厚度為1.2毫米，長和寬均為0.5厘米的氧化鋅基壓敏電阻。

(1)制備混合漿料：在摩爾組成為98.5mol％氧化鋅、各0.375mol％五氧化二釩和三氧化二銻、各0.25mol％的釩酸銻、四氧化三錳和三氧化二鈷的原料中添加粘合劑、增塑劑、分散劑和溶劑，并混合均勻，制成所需混合漿料。

(2)制備膜片：將上述流延漿料在流延機上制成厚度為40微米的帶狀膜片，在切割機上述帶狀膜片切割成10×10厘米的方形標準膜片。

(3)制備料塊：將30張上述標準膜片在疊壓機上逐層疊壓，采用等靜壓壓合，制成厚度為1.2毫米的料塊。

(4)燒結：將上述料塊切割成長和寬均為0.5厘米的方片形素坯體，然后對其按常規工藝進行排膠，并在空氣氛下于900℃燒結4小時。