[發明專利]多處理器系統及其效能調整方法

有效

• 申請號: 200710008123.X
• 申請日: 2007-01-26
• 公開（公告）號: CN101231551A
• 公開（公告）日: 2008-07-30
• 發明（設計）人: 朱少康;邱義文
• 申請（專利權）人: 華碩電腦股份有限公司
• 主分類號: G06F1/32
• 分類號: G06F1/32;G06F11/30
• 代理公司: 北京市柳沈律師事務所
• 代理人: 呂曉章;李曉舒

技術領域

本發明涉及一種多處理器系統的技術，且特別涉及一種多處理器系統及其效能調整方法。

背景技術

請參照圖1，其所示為已知多處理器系統的示意圖。多處理器系統100一般組設在計算機裝置的主機板上，且這種多處理器系統100通常包括兩顆以上的中央處理單元(CPU)，例如：第一處理單元110及第二處理單元120，以及分別供應電源至這些處理單元110，120的第一電壓調節模塊(VoltageRegulator?Module，VRM)VR1及第二電壓調節模塊VR2。

目前的電壓調節模塊均能夠適應處理單元的核心電壓準位需求來調整輸出電壓。例如，第一電壓調節模塊VR1可依據第一處理單元110中相關的接腳狀態變化而形成動態電壓識別碼(Voltage?Identification?Code，簡稱VID)，來產生相對應的電壓(Vcorel)給第一處理單元110。藉此，第一處理單元110處于不同運作負載時，都可由第一電壓調節模塊VR1得到適當的電源供應，以增加處理效能或避免無謂的功耗。相類似地，第二電壓調節模塊VR2也以同樣方式獨立供電至第二處理單元120，遂不贅述。

此外，市場上也開發出具備了多級工作模式的處理器，可在正常模式(C0-Active)、暫停模式(C1-Halt)、頻率停止模式(C2-Stop?Clock)、深度睡眠模式(C3-Deep?Sleep)、及超深睡眠模式(C4-Deeper?Sleep)之間切換，以適應系統負載情形來自動改變處理器的核心頻率及工作電壓。甚者，許多桌上型與筆記本計算機更應用EIST(Enhanced?Intel?Speed-StepTechnology)技術(增強型超深睡眠技術)，來改善系統高熱及高耗電問題。其它如CPU?Throttling或其它計算機大廠針對CPU的相關效能調整技術便不贅述。

然而眾所周知，即使在目前雙CPU或多核心處理器的硬件水平下，能對應支持的軟件程序仍屬少見。例如游戲開發者礙于程序設計難度，幾乎仍全以單執行緒(Single?Thread)的方式來撰寫游戲程序，造成多處理器系統100只會使用一顆處理單元(如第一處理單元110)來執行計算機游戲軟件，而未被使用的第二處理單元120則處于閑置。或者，即使上述這些處理單元110，120都分配到處理量相當的運算數據，卻往往由于程序在寫作或編譯時并未針對多處理器架構做最佳化處理，以至于數據間仍具有關連性而非完全獨立。此時，第二處理單元120可能需等待接收第一處理單元110的輸出結果才能開始執行所負責的運算，即上述這些處理單元110，120無法同時完全發揮運算能力。盡管上述這些處理單元110，120理論上具備倍數于單處理器的運算能力，但遭遇上述運算瓶頸時，系統整體效能的提升仍有所局限，無法表現出預期中相較單處理器的多處理器運算優勢。

發明內容

有鑒于此，本發明的目的就是提供一種多處理器系統及其效能調整方法，以避免多處理器系統發生負載集中時的運算瓶頸，且能提升系統的總體效能(Throughput?Improvement)。

根據本發明的目的，提出一種多處理器系統的效能調整方法，這個多處理器系統包括第一處理單元及第二處理單元。上述效能調整方法包括下述步驟：(a)檢測上述這些處理單元的負載，以獲得多個相對應的檢測結果；(b)根據上述這些檢測結果，判斷負載是否集中在這些處理單元的其中一個處理單元；以及(c)若負載集中在上述第一處理單元，則提高第一處理單元的供電，或一并提高其運算能力。

在本發明的一實施例中，在步驟(c)中，更包括提高第一處理單元的工作頻率或內部倍頻。

在本發明的一實施例中，多處理器系統更包括控制單元及頻率產生器，控制單元分別與上述這些處理單元及頻率產生器電性連接，且頻率產生器并分別與上述這些處理單元電性連接，控制單元通過控制頻率產生器來提高第一處理單元的工作頻率。

在本發明的一實施例中，控制單元通過內部集成電路總線(I²C?Bus)來控制頻率產生器，藉此控制單元便可通過內部集成電路總線來提高第一處理單元的工作頻率。

在本發明的一實施例中，在步驟(c)中，更包括降低第二處理單元的供電、工作頻率、內部倍頻、或電源狀態。

在本發明的一實施例中，在步驟(a)中，是利用硬件監測手段或軟件監測手段來檢測上述這些處理單元的負載。