[發明專利]標準組件集成電路的布局架構及其形成方法以及數字系統

無效

• 申請號: 200710006999.0
• 申請日: 2007-02-01
• 公開（公告）號: CN101114644A
• 公開（公告）日: 2008-01-30
• 發明（設計）人: 劉典岳;彭秀珍
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/82;G06F17/50
• 代理公司: 北京三友知識產權代理有限公司
• 代理人: 任默聞

1.一種布局架構，用于具有多個電路組件的一標準組件集成電路，其特征是，所述的電路組件排成一數組，所述的布局架構包含有：

一基底；

數個第一電源線，設于所述的基底之上，每一第一電源線耦接到一電源并延伸于所述的電路組件上，其中，相鄰的兩條第一電源線耦接到不一樣的二電源；以及

一填空電容，設于至少三個相鄰的第一電源線下，且耦接到第一與第二電源，其中，該填空電容具有第一與第二MOS電容，該第一MOS電容形成有一第一柵，該第一柵與一第一主動區中的一第一基體相重疊，該第一柵耦接到所述的第一電源，該第一基體耦接到所述的第二電源，所述的第二MOS電容形成有一第二柵，該第二柵與一第二主動區中的一第二基體相重疊，該第二柵耦接到所述的第二電源，該第二基體耦接到所述的第一電源；

其中，所述的至少三個相鄰的第一電源線中的一中間第一電源線至少橫跨過所述的第一主動區與所述的第二主動區其中之一。

2.如權利要求1所述的布局架構，其特征是，所述的填空電容的中點位于所述的中間第一電源線之下。

3.如權利要求1所述的布局架構，其特征是，所述的中間第一電源線橫跨過所述的第一主動區，且耦接到所述的第二柵。

4.如權利要求1所述的布局架構，其特征是，所述的中間第一電源線耦接至一VDD電源，而相鄰于所述的中間第一電源線的二第一電源線耦接至一VSS電源。

5.如權利要求1所述的布局架構，其特征是，所述的中間第一電源線耦接至一VSS電源，而相鄰于所述的中間第一電源線的二第一電源線耦接至一VDD電源。

6.如權利要求1所述的布局架構，其特征是，所述的數組的每一行具有一固定高度，所述的填空電容跨越數行。

7.如權利要求1所述的布局架構，其特征是，所述的第一MOS電容具有耦接至所述的第二電源的二源/漏極，所述的第二MOS電容具有耦接至所述的第一電源的二源/漏極。

8.一種數字系統，具有一集成電路，其特征是，所述的集成電路具有如權利要求1所述的布局架構。

9.一種形成一布局架構的方法，其特征是，該方法包含有：

提供一電路連接關系；

以一電路設計自動化工具，依據所述的電路連接關系，執行擺設與繞線，以于一集成電路的一平面圖上放置數個電路組件布局，其中，所述的電路組件布局排成數組件行，該平面圖具有數個第一電源線，每一第一電源線偶接到一電源，且每一第一電源線延伸于所述的電路組件布局上，其中，相鄰的兩條第一電源線耦接到不一樣的二電源；

于所述的平面圖上找出一無用區域，其中，該無用區域沒有被所述的電路組件布局所占據，跨越至少二組件行，且設于至少三個相鄰的第一電源線下；以及

放置一填空電容于所述的無用區域中，該填空電容具有一MOS電容，該MOS電容形成有一第一柵，該第一柵與一第一主動區中的一第一基體相重疊，該第一柵耦接到所述的第一電源，該第一基體耦接到所述的第二電源；

其中，所述的至少三個相鄰的第一電源線中的一中間第一電源線橫跨過所述的第一主動區。

10.如權利要求9所述的形成一布局架構的方法，其特征是，所述的中間第一電源線耦接至所述的第二電源。

11.如權利要求9所述的形成一布局架構的方法，其特征是，所述的填空電容具有第一與第二MOS電容，該第一MOS電容形成有所述的第一柵，該第一柵與所述的第一主動區中的所述的第一基體相重疊，該第二MOS電容形成有一第二柵，該第二柵與一第二主動區中的一第二基體相重疊，該第二柵耦接到所述的第二電源，該第二基體耦接到所述的第一電源。

12.如權利要求9所述的形成一布局架構的方法，其特征是，所述的填空電容跨越所述的至少二組件行，且所述的方法另包含有：

于所述的平面圖上找出一次要無用區域，其特征是，所述的次要無用區域沒有被所述的電路組件布局所占據，跨越至少一組件行，且設于至少二個相鄰的第一電源線下；以及

放置一次要填空電容于所述的次要無用區域中。