[發(fā)明專利]應(yīng)用自對(duì)準(zhǔn)雙應(yīng)力層的CMOS結(jié)構(gòu)和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200710005908.1
• 申請(qǐng)日: 2007-02-15
• 公開（公告）號(hào): CN101064310A
• 公開（公告）日: 2007-10-31
• 發(fā)明（設(shè)計(jì)）人: 朱慧瓏;梁大源
• 申請(qǐng)（專利權(quán)）人: 國(guó)際商業(yè)機(jī)器公司
• 主分類號(hào): H01L27/092
• 分類號(hào): H01L27/092;H01L21/8238
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所
• 代理人: 李春暉

1.一種CMOS結(jié)構(gòu)，包括：

位于半導(dǎo)體襯底上具有第一極性的第一晶體管，其和具有不同于所述第一極性的第二極性的第二晶體管橫向地分離；以及

位于所述第一晶體管整個(gè)區(qū)域上的具有第一應(yīng)力的第一應(yīng)力層和位于所述第二晶體管整個(gè)區(qū)域上的具有不同于所述第一應(yīng)力的第二應(yīng)力的第二應(yīng)力層，其中所述第一應(yīng)力層和所述第二應(yīng)力層在所述第一晶體管和所述第二晶體管之一中的源/漏區(qū)上方的位置處毗鄰而不交迭。

2.如權(quán)利要求1所述的CMOS結(jié)構(gòu)，其中：

所述半導(dǎo)體襯底包括混合取向襯底；以及

所述第一晶體管和所述第二晶體管應(yīng)用不同晶向的溝道區(qū)。

3.如權(quán)利要求1所述的CMOS結(jié)構(gòu)，還包含位于源/漏區(qū)上的硅化物層。

4.如權(quán)利要求1所述的CMOS結(jié)構(gòu)，其中所述第一應(yīng)力層和所述第二應(yīng)力層中的每一個(gè)包含氮化物材料。

5.如權(quán)利要求1所述的CMOS結(jié)構(gòu)，其中：

所述第一應(yīng)力是張應(yīng)力且所述第一晶體管是nFET；以及

所述第二應(yīng)力是壓應(yīng)力且所述第二晶體管是pFET。

6.一種制造CMOS結(jié)構(gòu)的方法，包括：

形成位于半導(dǎo)體襯底上具有第一極性的第一晶體管，其和具有不同于所述第一極性的第二極性的第二晶體管橫向地分離；

形成位于所述第一晶體管整個(gè)區(qū)域上方的具有第一應(yīng)力的第一應(yīng)力層和位于所述第二晶體管整個(gè)區(qū)域上方的具有不同于所述第一應(yīng)力的第二應(yīng)力的第二應(yīng)力層，其中所述第一應(yīng)力層和所述第二應(yīng)力層在所述第一晶體管和所述第二晶體管中之一中的源/漏區(qū)上方的位置處毗鄰且交迭；以及

蝕刻所述第一應(yīng)力層和所述第二應(yīng)力層中的至少一個(gè)使得所述第一應(yīng)力層和所述第二應(yīng)力層毗鄰而不交迭。

7.如權(quán)利要求6所述的方法，其中所述形成所述第一晶體管和所述第二晶體管的步驟應(yīng)用混合取向襯底，其為所述第一晶體管和所述第二晶體管中的每一個(gè)提供不同晶向的溝道。

8.如權(quán)利要求6所述的方法，其中所述第一應(yīng)力層和所述第二應(yīng)力層中的每一個(gè)包含氮化物材料。

9.如權(quán)利要求6所述的方法，其中：

所述第一應(yīng)力是張應(yīng)力且所述第一晶體管是nFET；以及

所述第二應(yīng)力是壓應(yīng)力且所述第二晶體管是pFET。

10.如權(quán)利要求6所述的方法，其中所述第一應(yīng)力層和所述第二應(yīng)力層的所述蝕刻是在沒有掩蔽所述第一應(yīng)力層和所述第二應(yīng)力層的情況下進(jìn)行的。

11.一種制造CMOS結(jié)構(gòu)的方法，包括：

形成位于半導(dǎo)體襯底上具有第一極性的第一晶體管，其和具有不同于所述第一極性的第二極性的第二晶體管橫向地分離；

形成位于所述第一晶體管整個(gè)區(qū)域上的具有第一應(yīng)力的第一應(yīng)力層和位于所述第二晶體管整個(gè)區(qū)域上的具有不同于所述第一應(yīng)力的第二應(yīng)力的第二應(yīng)力層，其中所述第一應(yīng)力層和所述第二應(yīng)力層在所述第一晶體管和所述第二晶體管中之一中的源/漏區(qū)上方的位置處毗鄰且交迭；

進(jìn)一步掩蔽所述第一應(yīng)力層和所述第二應(yīng)力層中的至少一個(gè)以暴露毗鄰且交迭的所述第一應(yīng)力層和所述第二應(yīng)力層的至少一部分；以及

蝕刻所述第一應(yīng)力層和所述第二應(yīng)力層中的至少一個(gè)使得所述第一應(yīng)力層和所述第二應(yīng)力層毗鄰而不交迭。

12.如權(quán)利要求11所述的方法，其中所述進(jìn)一步掩蔽步驟只掩蔽所述第一應(yīng)力層和所述第二應(yīng)力層中的一個(gè)。

13.如權(quán)利要求11所述的方法，其中所述進(jìn)一步掩蔽步驟同時(shí)掩蔽所述第一應(yīng)力層和所述第二應(yīng)力層。

14.如權(quán)利要求11所述的方法，還包括在進(jìn)一步掩蔽所述第一應(yīng)力層和所述第二應(yīng)力層中的至少一個(gè)之前，在所述第一應(yīng)力層和所述第二應(yīng)力層上方形成阻擋層。

15.如權(quán)利要求11所述的方法，其中所述形成所述第一晶體管和所述第二晶體管的步驟使用混合取向襯底，其為所述第一晶體管和所述第二晶體管中的每一個(gè)提供不同晶向的溝道。

16.如權(quán)利要求11所述的方法，其中，所述第一應(yīng)力層和所述第二應(yīng)力層中的每一個(gè)包含氮化物材料。

17.如權(quán)利要求11所述的方法，其中：

所述第一應(yīng)力是張應(yīng)力且所述第一晶體管是nFET；以及

所述第二應(yīng)力是壓應(yīng)力且所述第二晶體管是pFET。