[發(fā)明專利]具有光遮蔽性的多重金屬內(nèi)連線結(jié)構(gòu)及其制作方法有效
| 申請?zhí)枺?/td> | 200710005384.6 | 申請日: | 2007-02-14 |
| 公開(公告)號(hào): | CN101246843A | 公開(公告)日: | 2008-08-20 |
| 發(fā)明(設(shè)計(jì))人: | 劉彥秀 | 申請(專利權(quán))人: | 聯(lián)華電子股份有限公司 |
| 主分類號(hào): | H01L21/768 | 分類號(hào): | H01L21/768;H01L23/522;H01L27/146 |
| 代理公司: | 北京市柳沈律師事務(wù)所 | 代理人: | 陶鳳波 |
| 地址: | 中國臺(tái)灣新竹*** | 國省代碼: | 中國臺(tái)灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 有光 遮蔽 多重 金屬 連線 結(jié)構(gòu) 及其 制作方法 | ||
1.?一種制作具有光遮蔽性的多重金屬內(nèi)連線結(jié)構(gòu)的方法,該方法至少包括下列步驟:
提供基底,且該基底表面定義有像素陣列區(qū)域與邏輯電路區(qū)域;
于該基底上形成第一介電層;
于該第一介電層上進(jìn)行第一金屬化工藝,以于該像素陣列區(qū)域與該邏輯電路區(qū)域上方分別形成第一圖案化金屬層以及第二圖案化金屬層;
于該第一圖案化金屬層、該第二圖案化金屬層與該第一介電層上形成第二介電層;
于該第二介電層上進(jìn)行第二金屬化工藝,以于該像素陣列區(qū)域與該邏輯電路區(qū)域上方分別形成第三圖案化金屬層以及第四圖案化金屬層,且該第四圖案化金屬層的圖案與該第二圖案化金屬層的圖案為交錯(cuò)設(shè)計(jì),并完全遮蔽該邏輯電路區(qū)域;以及
于該第三圖案化金屬層與該第四圖案化金屬層上沉積平坦化介電層。
2.?如權(quán)利要求1所述的方法,其中該第一圖案化金屬層以及該第二圖案化金屬層具有相同或近似的圖案密度。
3.?如權(quán)利要求1所述的方法,其中該第三圖案化金屬層以及該第四圖案化金屬層具有相同或近似的圖案密度。
4.?如權(quán)利要求1所述的方法,其中該第一金屬化工藝又包括有:
蝕刻該第一介電層,以于該像素陣列區(qū)域及該邏輯電路區(qū)域上方的該第一介電層中分別形成第一圖案區(qū)域以及第二圖案區(qū)域;
于該第一介電層上形成第一金屬層;
于該第一金屬層與該第一介電層上進(jìn)行第一平坦化工藝,以于該第一圖案區(qū)域以及該第二圖案區(qū)域上分別形成第一圖案化金屬層以及第二圖案化金屬層。
5.?如權(quán)利要求1所述的方法,其中該第二金屬化工藝又包括有:
蝕刻該第二介電層以于該像素陣列區(qū)域上方以及該邏輯電路區(qū)域上方的該第二介電層中分別形成第三圖案區(qū)域以及第四圖案區(qū)域;
于該第二介電層上形成第二金屬層;
于該第二金屬層與該第二介電層上進(jìn)行該第二平坦化工藝,以于該第三圖案區(qū)域以及該第四圖案區(qū)域上分別形成第三圖案化金屬層以及第四圖案化金屬層。
6.?如權(quán)利要求4所述的方法,其中該第一平坦化工藝包括化學(xué)機(jī)械拋光工藝或蝕刻工藝。
7.?如權(quán)利要求5所述的方法,其中該第二平坦化工藝包括化學(xué)機(jī)械拋光工藝或蝕刻工藝。
8.?如權(quán)利要求1所述的方法,其中該第一金屬化工藝又包括有:
于該第一介電層上形成第一金屬層;以及
蝕刻該第一金屬層以于該像素陣列區(qū)域上方以及該邏輯電路區(qū)域上方分別形成第一圖案化金屬層以及第二圖案化金屬層。
9.?如權(quán)利要求1所述的方法,還包括有于該第二介電層上進(jìn)行平坦化工藝的步驟。
10.?如權(quán)利要求1所述的方法,其中該第二金屬化工藝又包括有:
于該第二介電層上形成第二金屬層;以及
蝕刻該第二金屬層以于該像素陣列區(qū)域上方以及該邏輯電路區(qū)域上方分別形成第三圖案化金屬層以及第四圖案化金屬層。
11.?如權(quán)利要求1所述的方法,其中該像素陣列區(qū)域中包括有多個(gè)光學(xué)元件區(qū)域與多個(gè)淺溝隔離區(qū)域,且該第一圖案化金屬層的圖案與該第三圖案化金屬層的圖案是完全重疊,并且完全遮蔽該些淺溝隔離區(qū)域,而僅曝露出該些光學(xué)元件區(qū)域。
12.?如權(quán)利要求1所述的方法,其中該第二圖案化金屬層的圖案與該第四圖案化金屬層的圖案是完全不重疊,以堆疊形成具有較高圖案密度的圖案化金屬層,并且完全遮蔽該邏輯電路區(qū)域。
13.?如權(quán)利要求1所述的方法,其中該第二圖案化金屬層的圖案與該第四圖案化金屬層的圖案是部分重疊,以堆疊形成具有較高圖案密度的圖案化金屬層,并且完全遮蔽該邏輯電路區(qū)域。
14.?如權(quán)利要求1所述的方法,其中該第一金屬層與該第二金屬層包括銅或鋁。
15.?如權(quán)利要求1所述的方法,其中該第三金屬層與該第四金屬層包括銅或鋁。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于聯(lián)華電子股份有限公司,未經(jīng)聯(lián)華電子股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710005384.6/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





