[發明專利]芯片封裝結構及其制作方法

無效

• 申請號: 200710001894.6
• 申請日: 2007-02-06
• 公開（公告）號: CN101241890A
• 公開（公告）日: 2008-08-13
• 發明（設計）人: 邱介宏;喬永超;吳燕毅
• 申請（專利權）人: 百慕達南茂科技股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/495;H01L23/31;H01L21/50;H01L21/60;H01L21/56
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陳亮

技術領域

本發明是有關于一種芯片封裝結構，且特別是有關于一種具有導線架的芯片封裝結構。

背景技術

在半導體產業中，集成電路(integrated?circuits，IC)的生產主要可分為三個階段：集成電路的設計(IC?design)、集成電路的制作(IC?process)及集成電路的封裝(IC?package)。

在集成電路的封裝中，裸芯片系先經由晶圓(wafer)制作、電路設計、光掩膜制作以及切割晶圓等步驟而完成，而每一顆由晶圓切割所形成的裸芯片，經由裸芯片上的焊墊(bonding?pad)與封裝基材(substrate)電性連接，再以封裝膠體(molding?compound)將裸芯片加以包覆，其目的在于防止裸芯片受到外界濕度影響及雜塵污染，并提供裸芯片與外部電路之間電性連接的媒介，以構成一芯片封裝(Chip?Package)結構。

請同時參考圖1A及1B，其分別為現有的一種芯片封裝結構的俯視圖及剖面圖。芯片封裝體100包括一導線架110、一芯片120、多條焊線(bonding?wire)130與一封裝膠體140。導線架110包括一芯片座(die?pad)112以及多條引腳114，而引腳114配置于芯片座112的外圍。

芯片120具有彼此相對的一主動表面122以及一背面124。芯片120配置于芯片座112上，并且背面124朝向芯片座112。主動表面122具有多個接點126，而焊線130將接點126電性連接于引腳114。封裝膠體140將芯片座112、引腳114、芯片120、焊線130包覆于其內，用以防止芯片120受到外界的濕氣、熱量及雜訊等影響，并可保護焊線130免于外力的破壞。

現有的芯片封裝制程在形成上述的封裝膠體時，是先提供一高溫且為半融熔狀態的封膠材料，如環氧樹脂(epoxy?resin)等，再經過壓模與冷卻等步驟，以于導線架上形成封裝膠體，并使封裝膠體覆蓋芯片。然而，在灌注封膠材料時，由于引腳可能會受到封膠材料的沖擊而發生晃動或是偏移的情形，使得相鄰引腳之間容易短路，進而影響到芯片封裝制程的良率。

發明內容

本發明提供一種芯片封裝結構及其制作方法主要是在封裝過程當中，利用結構加強件以固定導線架的引腳與引腳之間，及引腳與芯片座之間的距離，以減少在現有芯片封裝制程的灌膠作業中，導線架的芯片座或是其引腳因為封膠材料的沖擊而發生晃動或是偏移的情形，進而提升芯片封裝結構的制作良率。

本發明提出一種芯片封裝結構，包括一芯片、一導線架、多條打線導線、一上膠體以及一第一下膠體。芯片具有一主動面、一背面與多個芯片焊墊，其中芯片焊墊配置于主動面上。導線架具有一上表面以及與其相對應的一下表面，而導線架包括一芯片座以及多個引腳。芯片的背面是固著于芯片座上，而引腳環繞芯片座。打線導線分別電性連接芯片焊墊與引腳。上膠體包覆住芯片、打線導線及導線架的上表面。第一下膠體包覆住導線架的下表面，其中第一下膠體具有至少一凹部，以暴露出對應于芯片座與其中一引腳之間的上膠體或是對應于相鄰的二引腳之間的上膠體。

在本發明一實施例中，上述芯片封裝結構還包括一第二下膠體，填充于第一下膠體的凹部內。

一種芯片封裝結構，包括一芯片、一導線架、多條打線導線、一上膠體以及一下膠體。芯片具有一主動面、一背面與多個芯片焊墊，其中芯片焊墊配置于主動面上。導線架具有一上表面以及與其相對應的一下表面，而導線架包括一芯片座以及多個引腳。芯片的背面是固著于芯片座上，而引腳環繞芯片座。打線導線分別電性連接芯片焊墊與引腳。上膠體包覆住芯片、打線導線及導線架的上表面。下膠體填充于芯片座與引腳之間。

在本發明一實施例中，上述芯片封裝結構還包含一蝕刻掩膜，位于導線架的下表面。

在本發明一實施例中，上述芯片封裝結構還包括一下膠體，填充于芯片座與蝕刻掩膜之間。

在本發明一實施例中，上述下膠體還包覆蝕刻掩膜。

在本發明一實施例中，上述芯片封裝結構還包含一蝕刻掩膜，位于引腳的下表面。

在本發明一實施例中，上述芯片封裝結構還包括一下膠體，填充于芯片座與引腳之間，且暴露出芯片座的下表面。

在本發明一實施例中，上述芯片封裝結構還包含一蝕刻掩膜，位于芯片座的下表面。

在本發明一實施例中，上述芯片封裝結構還包括一下膠體，填充于芯片座與引腳之間，且暴露出引腳的下表面。