[發明專利]半導體器件及制造該半導體器件的方法

無效

• 申請號: 200710001289.9
• 申請日: 2007-01-16
• 公開（公告）號: CN101118857A
• 公開（公告）日: 2008-02-06
• 發明（設計）人: 崔伸圭;吳承哲
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L21/822;H01L29/78;H01L29/49;H01L29/423;H01L27/04
• 代理公司: 北京天昊聯合知識產權代理有限公司
• 代理人: 顧紅霞;張天舒

1.一種用于制造半導體器件的方法，所述方法包括：

在半導體基板中形成凹式溝道結構，所述半導體基板具有限定有源區的器件隔離結構；

在包括所述凹式溝道結構的半導體基板之上形成第一下部柵極導電層，所述第一下部柵極導電層與所述凹式溝道結構共形且限定凹部；

在所述第一下部柵極導電層之上形成保持層，以填充所述第一下部柵極導電層所限定的凹部，所述保持層構造成避免在所述凹式溝道結構中產生裂縫及裂縫轉移；

拋光所述保持層，直到所述第一下部柵極導電層露出為止；

在所述第一下部柵極導電層以及所述保持層之上形成第二下部柵極導電層；

在所述下部柵極導電層之上形成上部柵極導電層；以及

圖案化所述上部柵極導電層和所述下部柵極導電層以形成柵極結構。

2.根據權利要求1所述的方法，其中，

所述凹式溝道結構包括上部凹式溝道結構以及下部凹式溝道結構，所述下部凹式溝道結構的橫向寬度大于所述上部凹式溝道結構的橫向寬度。

3.根據權利要求2所述的方法，其中，

所述形成凹式溝道結構的步驟包括：

在所述有源區中形成第一凹部；

在所述第一凹部的側壁上形成側壁間隙壁；

利用所述側壁間隙壁作為蝕刻掩模以蝕刻在所述第一凹部的底部露出的半導體基板，以形成第二凹部；以及

移除所述側壁間隙壁。

4.根據權利要求3所述的方法，其中，

用于形成所述第二凹部的蝕刻工序借助等向性蝕刻方法而執行。

5.根據權利要求1所述的方法，其中，

所述第一下部柵極導電層包括摻雜有雜質離子的多晶硅層。

6.根據權利要求5所述的方法，其中，

所述雜質離子包含磷(P)，其離子濃度是在1.0E20離子/cm³至4.0E20離子/cm³的范圍中。

7.根據權利要求2所述的方法，其中，

所述第一下部柵極導電層的垂直厚度小于所述上部凹式溝道結構的橫向寬度。

8.根據權利要求1所述的方法，其中，

所述第二下部柵極導電層包括摻雜有雜質離子的多晶硅層。

9.根據權利要求8所述的方法，其中，

所述雜質離子包含硼(B)或磷(P)，其離子濃度是在1.0E15離子/cm³至7.0E15離子/cm³的范圍中。

10.根據權利要求9所述的方法，其中，

PMOS區中的第二下部柵極導電層由摻雜以硼(B)的多晶硅層所形成，而NMOS區中的第二下部柵極導電層由摻雜以磷(P)的多晶硅層所形成。

11.根據權利要求1所述的方法，其中，

所述保持層選自由絕緣膜、導電層及其組合所構成的群組。

12.根據權利要求11所述的方法，其中，

所述保持層是金屬膜。

13.根據權利要求11所述的方法，其中，

所述保持層為氧化物膜。

14.根據權利要求1所述的方法，還包括：對所述下部柵極導電層執行快速熱退火(“RTA”)工序。

15.根據權利要求1所述的方法，還包括：在包括所述凹式溝道結構的有源區之上形成柵極絕緣膜。

16.一種半導體器件，包括：

器件隔離結構，其形成在半導體基板中，所述器件隔離結構限定有源區；

凹式溝道結構，其設置在所述有源區之下的半導體基板中；以及

柵極電極，其填充所述凹式溝道結構，所述柵極電極包括具有下部柵極電極以及上部柵極電極的疊層結構，所述下部柵極電極包括具有第一下部柵極導電層、保持層以及第二下部柵極導電層的疊層結構，所述第一下部柵極導電層與所述凹式溝道結構共形且限定凹部，其中所述保持層設置在所述第一下部柵極導電層及第二下部柵極導電層之間，避免在所述凹式溝道結構中產生裂縫及裂縫轉移。