[發明專利]集成電路

有效

• 申請號: 200680056893.5
• 申請日: 2006-12-22
• 公開（公告）號: CN101601186A
• 公開（公告）日: 2009-12-09
• 發明（設計）人: P·科里尼米;K·默拉卡里;M·溫布拉德
• 申請（專利權）人: 諾基亞公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175;G06F13/14
• 代理公司: 北京市金杜律師事務所
• 代理人: 王茂華

技術領域

本發明涉及一種集成電路、一種操作集成電路的方法和在由計算裝置執行時控制該計算裝置實現操作集成電路的方法的機器可讀指令。?

背景技術

集成電路(IC)現在普遍地在單個封裝內包括多個邏輯電路。尤其是在使用于諸如移動電話、PDA等移動應用中時，采用功率節省措施會是至關重要的。這樣的IC往往包括處理器、一個或者多個其它大量邏輯電路和“總是活躍”區域。總是活躍區域包括控制器，并且在從休眠模式增加功率(power?up)以及減少功率(power?down)至休眠模式的情形中特別地重要。?

為了允許將IC上的邏輯電路連接到包括SDRAM、ROM、鍵區、顯示器驅動器等的外圍設備，在IC上提供多個焊盤，并且各焊盤連接到對IC進行包封的封裝的管腳形成部分。盡管有其它連接選項，但焊盤通常通過導線鍵合來連接到管腳。與各焊盤關聯的是輸入/輸出(IO)單元。IO單元是驅動器，并且可以是很高級的電路，這些電路允許多路連接到IC上的邏輯電路上的各種點，并且按照要求可配置成提供輸入或者輸出連接，適應不同電壓電平、不同驅動器強度、樹型狀態控制等。這些特征允許特定IC設計可使用于許多不同和變化的應用中，而不同之處僅在于各應用所要求的不同編程代碼。?

在第一次使IC增加功率時，將IO單元設置成默認(重置)值、然后通過硬件來配置。在配置期間，分配IO單元作為輸入或者輸出單元。當IO單元被配置成輸出單元時，配置涉及到設置驅動電壓。?不同外設需要不同驅動電壓。在配置之后僅能通過協商和協定來改變IO單元通信方向。要求配置成輸出單元的IO單元持續地提供相關驅動電壓。?

已知為IC提供休眠模式能力。在休眠模式中，處理器和其它大型邏輯電路可以讓它們的電壓供應被去除。從電路去除電壓供應避免電路泄漏電流的可能性，因而提供休眠模式工具可以減少IC的功率消耗。這對于90nm和更小的工藝特別地重要，就這些工藝而言即使在待機時(即，當沒有向主要電路提供振蕩時鐘信號時)仍然有明顯泄漏電流。?

即使在休眠模式中通常仍然有無需供應功率的多個外部部件。這些部件包括存儲器(特別是SDRAM)、休眠振蕩器、實時時鐘、鍵盤檢測電路等。尤其是就最新的半導體制作工藝而言，在從IO單元到IC上的邏輯電路的路徑中使用IO隔離電路現在是相當普遍的。已知在各IO單元與IC上的相鄰部件之間提供IO隔離電路。這是一種防范在邏輯無功率時由于驅動邏輯而破壞邏輯的預防措施。由于這允許關斷邏輯功率域，所以使用IO隔離電路實現了減少的功率消耗。IO隔離電路在IC上的邏輯電路斷開時避免IO隔離電路上游的電流泄漏(上游在這一情況下意味著遠離IO單元)。IO隔離電路通常是鎖定(tie-off)或者鎖存單元。鎖定單元具有的優點在于它們連接到恒定源如地電勢并且無需被提供功率。當IC在休眠模式中時，IO單元保持被供應功率，因而它們總是可檢測的，從而輸出單元是穩定的。?

當使IC減少功率時，為了進入休眠模式，處理器首先同意減少功率。其次，IO隔離電路由IC的總是活躍區域中包括的硬件狀態機控制，以將IO單元與IC的邏輯電路隔離。所有IO隔離電路同時鎖存。IO隔離電路可以由單個硬件狀態機共同控制。第三，關斷向邏輯電路的電壓供應。在這一第三階段之后，處理器和IC上的其它邏輯電路不被供應功率、因而被關斷，而總是活躍區域和IO單元保持被供應功率。?

當從休眠模式增加功率至喚醒模式時過程如下。首先，總是活躍區域激活重置。它然后接通向IC上的邏輯電路的電壓供應。一旦檢測到電壓穩定并且處于滿意電平，控制器就在硬件控制之下釋放IO隔離。由于所有IO隔離電路由單個硬件部件共同控制，所以它們同時被鎖存。接著控制器釋放重置。在重置釋放之后，處理器從通常為ROM的存儲器引導(boot)。?

在釋放重置之前釋放IO隔離，保證在IO單元重新進入活躍狀態之前沒有對它們的不利控制。?

存在以這一方式表現的多個IC。這些ASIC在留置觸發器(這些觸發器位于IO單元附近并且總是被供應功率)中或者在總是活躍區域中保持IO控制值。具體而言，IO控制值是對IO單元涉及的信號方向(輸入或者輸出)、上拉和下拉控制以及電壓值進行確定的值。?

發明內容

本發明的第一方面提供一種集成電路，該集成電路包括處理器、控制器和多個端子，各端子構成集成電路與外圍設備之間的連接，?